特許
J-GLOBAL ID：200903070664727122

半導体装置及びその製造方法

発明者：
和田 伸一

和田 伸一 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願平10-264862
公開番号（公開出願番号）：特開2000-100828
出願日： 1998年09月18日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】 半導体装置およびその製造方法に於いて、半導体基板と電極膜間に良好なコンタクトをもつ電極を形成する。【解決手段】 化合物半導体基板のAlGaAs1上にp型の不純物領域で形成されたAlGaAs2の第2の半導体層と、この上に第2の半導体層より狭いバンドギャップを持つ低抵抗のGaAs3及びAlGaAsの第3の半導体層とを形成し、更にこの第3の半導体層上に電極膜4を形成する。【効果】 第2の半導体層上に第3の半導体層を形成したので、良好なオーミック特性が得られ、またHFETに適用するとゲート抵抗を小さくでき、高周波特性を改善できる。
請求項（抜粋）：
第1の半導体層と、前記第1の半導体層内に構成された第1の導電型の第2の半導体層と、前記第2の半導体層上に構成された第1の導電型の第3の半導体層と、前記第3の半導体層上に構成された電極膜とを備えたことを特徴とする半導体装置。
IPC (5件)：
H01L 21/337 ,  H01L 29/808 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812
FI (2件)：
H01L 29/80 C ,  H01L 29/80 H
Fターム (18件)：
5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL04 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ03 ,  5F102GR04 ,  5F102GR07 ,  5F102GR09 ,  5F102GS02 ,  5F102GT03 ,  5F102GV08 ,  5F102HC01 ,  5F102HC11
引用特許：
審査官引用 (7件)
  • 特開昭58-093380
  • 特開平3-292742
  • 特開昭63-276267
全件表示

前のページに戻る

TOP

BOTTOM