特許
J-GLOBAL ID：200903070689090528
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 成示 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-042467
公開番号（公開出願番号）：特開平6-260631
出願日： 1993年03月03日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】 オン電圧の性能を損なうことなく高速化を図る。【構成】 N- 型半導体基板11の一側にN+ 型カソード領域12を備えるとともに、他側にP+ 型アノード領域13を備え、かつ、これらのカソード領域12とアノード領域13の間に電流通路となるN- 型高比抵抗領域14を備え、この高比抵抗領域14を流れる電流を制御するP+ 型ゲート領域15を備えている。そして、前記高比抵抗領域14は最大電界強度の高い材料であるSiCあるいはダイヤモンドで構成されている。
請求項（抜粋）：
半導体基板の一側にカソード領域を備えるとともに、他側にアノード領域を備え、かつ、これらのカソード領域とアノード領域の間に電流通路となる高比抵抗領域を備え、前記高比抵抗領域を流れる電流を制御するゲート領域を備えた半導体装置において、前記高比抵抗領域を最大電界強度の高い材料で構成したことを特徴とする半導体装置。
IPC (3件)：
H01L 29/74
, H01L 29/784
, H01L 29/804
H01L 29/78 321 B
, H01L 29/80 V
