特許

J-GLOBAL ID：200903070695868697

ピクセル・レベルでのゲイン制御を備えたCMOSイメージ・センサ

発明者： ファウラー,ボイド
出願人/特許権者： ピクセル・ディヴァイシズ・インターナショナル・インコーポレーテッド
代理人 (1件)： 社本 一夫 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-590372
公開番号（公開出願番号）：特表2002-534005
出願日： 1999年12月09日
公開日（公表日）： 2002年10月08日
要約：

【要約】本発明によるイメージ・センサ及びイメージ感知方法では、それぞれのピクセルにおいて可変増幅器を備えることにより、センサのダイナミック・レンジを拡張している。イメージ・センサ・コア(500)は、複数のピクセル・センサ(510)を備えている。それぞれのピクセル・センサは、好ましくは、光感知性要素(310)と、可変増幅器(312)と、アナログ・デジタル・コンバータ(ADC)(314)とを含む。ADC(314)は、ラッチ/シフト・レジスタ(514)に結合されたコンパレータ(512)を含む。コンパレータ(512)は、可変増幅器(312)の出力とランプ信号とを受け取り、ランプ信号が増幅器(312)の出力を超えると出力を生じる。ラッチ/シフト・レジスタ(514)は、コンパレータ(512)によってトリガされると、ランプ信号に対応するカウント信号をラッチする。動作においては、光感知性要素(310)は、第1の積分周期の間光に露出される。可変増幅器(312)は、可能な最大の量まで結果として生じる光電荷を増幅する。ADC(314)は、光電流をデジタル信号に変換し、最上位の5ビットをメモリ(514)にラッチする。この5ビットは、可変増幅器(312)にパラレルに与えられて、増幅レベルを設定する。次に、光感知性要素(310)は、第2の積分周期の間光に露出され、結果として得られる光電荷が先に設定された増幅レベルで増幅される。増幅器(312)の出力は、ADC(314)によってデジタル化され、ラッチ/シフト・レジスタ(514)がこの結果である12ビットを記憶する。増幅レベルを選択する5ビットとこの12ビットとにより、イメージ・センサは、17ビットのダイナミック・レンジを有することになる。

請求項（抜粋）：

イメージ・センサ回路であって、 集積回路チップ上のイメージ・センサ・コアの中に配置された光子検出器のアレイであって、それぞれの光子検出器は当該光子検出器に衝突する光に応答して信号を発生する、光子検出器のアレイと、 前記イメージ・センサ・コアの中に配置された複数の可変増幅器であって、それぞれの可変増幅器は前記光子検出器の少なくとも1つに結合されており前記結合された光子検出器からの信号を可変的に増幅する、複数の可変増幅器と、 を備えていることを特徴とするイメージ・センサ回路。

IPC (3件)：

H04N 5/335 ,  H01L 27/146 ,  H01L 31/10

FI (5件)：

H04N 5/335 P ,  H04N 5/335 E ,  H01L 31/10 G ,  H01L 31/10 E ,  H01L 27/14 A

Fターム (18件)：

4M118AA02 ,  4M118AB01 ,  4M118BA10 ,  4M118BA14 ,  4M118CA03 ,  4M118DD09 ,  4M118FA06 ,  5C024CX03 ,  5C024CX43 ,  5C024GY31 ,  5C024GY39 ,  5C024HX18 ,  5C024HX23 ,  5C024HX57 ,  5F049MA15 ,  5F049NA20 ,  5F049NB05 ,  5F049UA13