特許

J-GLOBAL ID：200903070706175915

スケジューリング方式

発明者： 安井 啓介
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-095146
公開番号（公開出願番号）：特開平7-302246
出願日： 1994年05月09日
公開日（公表日）： 1995年11月14日
要約：

【要約】【目的】スレッドをディスパッチする場合に、スレッドが属しているプロセスと実行するプロセッサを考慮することによってキャッシュを有効利用する。【構成】プロセス中に複数スレッドを定義可能なOSにより動作する、各プロセッサがキャッシュを有するマルチプロセッサコンピュータシステムにおいて、実行可能スレッドのキューに繋がれた実行可能スレッドの数を認識する実行可能スレッド認識手段62と、実行可能スレッド認識手段62によって認識された実行可能スレッドのうち、ディスパッチ対象のスレッドと同じプロセスに属しているプロセスを認識する所属プロセス認識手段63と、所属プロセス認識手段63によって認識されたスレッドが複数で、かつ実行可能スレッドのキューに繋がれたスレッドの数が特定の値(N個)より多い場合に、複数のスレッドをまとめて(M個)プロセッサにディスパッチするディスパッチ手段66とを具備して構成する。

請求項（抜粋）：

1つのプロセス中に複数のスレッドを定義することが可能なマルチスレッド構造のオペレーティングシステムにより動作する、プロセッサ毎にキャッシュが設けられたマルチプロセッサコンピュータシステムにおいて、実行可能スレッドのキューに繋がれた実行可能スレッドの数を認識する実行可能スレッド認識手段と、前記実行可能スレッド認識手段によって認識された実行可能スレッドのうち、最優先にディスパッチ対象とされるスレッドと同じプロセスに属しているスレッドを認識する所属プロセス認識手段と、前記所属プロセス認識手段によって認識されたスレッドが複数で、かつ前記実行可能スレッドのキューに繋がれたスレッドの数が、ある特定の値より多い場合に、前記所属プロセス認識手段によって認識された複数のスレッドをまとめて、所定のプロセッサにディスパッチするディスパッチ手段と、を具備したことを特徴とするスケジューリング方式。

IPC (3件)：

G06F 15/16 430 ,  G06F 9/46 360 ,  G06F 12/08