特許
J-GLOBAL ID：200903070745644434
メモリアクセス制御方式
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-269516
公開番号（公開出願番号）：特開平5-108538
出願日： 1991年10月17日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】高速アクセスモードにおけるアクセス語数を任意の値に設定できるようにし、システム性能の向上を図る。【構成】DMAコントローラ13は、モードレジスタ24に設定されたアクセス語数に従ってメモリ12をアクセスする。このモードレジスタ24の値は、他のI/O装置との間における共有メモリ12に対するアクセスの競合の度合いに応じてプロセッサ20によって可変設定される。このため、システムバス10を獲得した時のアクセス語数を、設定されたモードに合わせて任意の値に可変設定できるようになり、複数の入出力装置それぞれが共有メモリ12を効率良くアクセスすることが可能となる。
請求項（抜粋）：
共有メモリと、システムバスを介して前記共有メモリをアクセスする複数の入出力装置とを有するコンピュータシステムにおいて、前記各入出力装置は、アクセス語数がそれぞれ異なる複数のモードの1つを指定するモード指定手段と、前記システムバス獲得時に前記モード指定手段で指定されたアクセス語数で前記共有メモリをアクセスするメモリアクセス手段と、他の入出力装置との間における前記共有メモリに対するアクセスの競合の度合いに応じて前記モード指定手段によって指定されるモードを別のモードに切替える手段とを具備し、前記各入出力装置がその指定されたモードに応じたアクセス語数で前記共有メモリをアクセスすることを特徴とするメモリアクセス制御方式。
IPC (2件)：
G06F 13/18 510
, G06F 13/38 310
