読み出し専用記憶装置

発明者：
出願人/特許権者： ,
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-003144
公開番号（公開出願番号）：特開平7-211093
出願日： 1994年01月17日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】セルトランジスタの閾値VTHを比較的低く設定した場合でも、安定動作が可能な電源電位の上限を高くし得るROMを提供する。【構成】メモリセル51からビット線53に読み出された電位をダミーセル51aからからダミービット線53aに読み出された基準電位と比較してセルデータを読み出すセンスアンプ15を用いたROMにおいて、メモリセルアレイ10における書込み状態のセルトランジスタの閾値を等価的に検出してビット線負荷およびダミービット線負荷を制御することにより、セルトランジスタからの読み出し電位の電源電位依存性を補償する電源依存性補償回路(22、24、51b、53b)を具備することを特徴とする。

請求項（抜粋）：

読み出し専用メモリセルが行列状に配列されたメモリセルアレイと、上記メモリセルアレイにおける同一列のメモリセルトランジスタのドレインに共通に接続されているビット線と、このビットに接続されたビット線負荷回路と、第1のダミービット線と、この第1のダミービット線にドレインが接続され、前記メモリセルと同じ構造を有し、非書込み状態のメモリセルと等価な閾値を有し、ゲートに読み出し電位が印加される第1のダミーセルトランジスタと、前記第1のダミービット線に接続されたダミービット線負荷回路と、データ読み出し時に前記ビット線および第1のダミービット線間の電位差をセンス増幅するセンスアンプと、前記メモリセルアレイにおける書込み状態のセルトランジスタの閾値を検出して前記ビット線の負荷を制御することにより、セルトランジスタからの読み出し電位の電源電位依存性を補償する電源依存性補償回路とを具備することを特徴とする読み出し専用記憶装置。

IPC (2件)：

G11C 17/18 , G11C 16/06

FI (2件)：

G11C 17/00 306 A , G11C 17/00 520 C

引用特許：

出願人引用 (3件)

特開平4-153997
特開昭62-197996
特開平3-241592

審査官引用 (3件)

特開平4-153997
特開昭62-197996
特開平3-241592

前のページに戻る