特許
J-GLOBAL ID：200903070761508168
MOSFET及びその製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-063539
公開番号（公開出願番号）：特開平6-252391
出願日： 1993年02月26日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 n+ 層の膜厚をウエハ内で均一にして製造して、所望の仕事関数及びしきい値電圧を有するMOSFETを歩留まり良く提供する。【構成】 図(A)に示すように、n- シリコン基板1にソース領域2、ドレイン領域3を拡散などにより形成した後、このn- シリコン基板1上に厚さ1500Aのゲート酸化膜5を設け、その上に厚さ150Aのn+ ポリシリコン薄膜6を形成する。次に、図(B)に示すように、n+ 層とp+ 層との間で不純物の拡散を防止するために、このn+ ポリシリコン薄膜6の上に10〜30Aの絶縁膜7を設ける。そして、図(C)に示すように、数千Aの厚さのp+ ポリシリコン膜8をこの絶縁膜7上に形成する。最後に、図(D)に示すように、n+ ポリシリコン薄膜6、絶縁膜7及びp+ ポリシリコン膜8をエッチングしてゲート電極とすることにより、MOSFETを製造することができる。
請求項（抜粋）：
ゲート酸化膜側に形成されている第1の導電型を有するポリシリコン薄膜と、このポリシリコン薄膜上に形成されている前記ゲート酸化膜よりも薄い絶縁膜と、この絶縁膜上に形成されている前記第1の導電型と異なる第2の導電型を有するポリシリコン膜とよりなるゲート電極を備えたことを特徴とするMOSFET。
IPC (2件)：
H01L 29/784
, H01L 21/28 301
