特許

J-GLOBAL ID：200903070793987530

金属間化合物バリア層を有しプラチナを含有しない強誘電性メモリセル、およびその製造法

発明者： ドーテ,アニル,エム. ,  ラメシュ,ラマムーアシー
出願人/特許権者： ベル コミュニケーションズ リサーチ,インコーポ レイテッド ,  ユニバーシティ オブ メリーランド アット カレッジ パーク
代理人 (1件)： 谷 義一 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平9-525222
公開番号（公開出願番号）：特表平11-508412
出願日： 1996年12月17日
公開日（公表日）： 1999年07月21日
要約：

【要約】シリコン基板上に集積された強誘電性メモリセルである。強誘電性スタックは、PbNbZrTiOのような強誘電体層(50)と、ペロブスカイトLaSrCoOのようなそれを間にはさむ導電性金属酸化物電極(46,52)を含む。強誘電性スタックは、高温において酸化に高い抵抗力をもつNi3AlまたはTi3Alのような、金属間合金のバリア層(44)の上に成長させる。金属間化合物層はシリコン基板(40)に直接かまたは中間TiN層(44)の上のどちらかに堆積させる。得られる構造はプラチナバリア層を必要としない。

請求項（抜粋）：

基板と; 前記基板上に形成され金属間合金を具えるバリア層と; 前記バリア層上に形成され金属酸化物を具える第一の電極層;および 前記第一の電極層の上に形成された強誘電体層;および 前記強誘電体層の上に形成された第二の電極層 を具えることを特徴とする強誘電体素子。

IPC (6件)：

H01L 27/10 451 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 27/108 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 451 ,  H01L 29/78 371 ,  H01L 27/10 651

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平3-216891   出願人：株式会社日立製作所
• 強誘電体を備えた半導体装置
  公報種別：公開公報   出願番号：特願平3-171123   出願人：セイコーエプソン株式会社
• 微小電子回路構造を形成する方法
  公報種別：公開公報   出願番号：特願平8-025267   出願人：テキサスインスツルメンツインコーポレイテツド