特許

J-GLOBAL ID：200903070825369051

バーンイン試験プログラムのシミュレーション装置及び方法と記憶媒体

発明者： 鈴木 規文
出願人/特許権者： 安藤電気株式会社
代理人 (1件)： 荒船 博司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-328991
公開番号（公開出願番号）：特開2002-131373
出願日： 2000年10月27日
公開日（公表日）： 2002年05月09日
要約：

【要約】【課題】 本発明の課題は、ICのバーンイン試験を実行するためのバーンイン試験プログラムを実装置及び被試験ICを使用せずにシミュレーションすることで評価時間を短縮するバーンイン試験プログラムのシミュレーション装置及び方法と記憶媒体を提供することである。【解決手段】 ICのバーンイン試験を実行するためのバーンイン試験プログラムをシミュレーションするPC1は、バーンイン試験プログラム及び仮想被試験ICデータを記憶部13に記憶し、前記記憶部13に記憶されたバーンイン試験プログラムに基づいて前記記憶部13に記憶された仮想被試験ICデータに仮想試験用パターン信号を印加するバーンイン試験のシミュレーションを仮想制御部11により実行し、前記仮想制御部11により実行されたバーンイン試験のシミュレーション実行結果を仮想被試験ICイメージ12aとして表示部12に表示する。

請求項（抜粋）：

ICのバーンイン試験を実行するためのバーンイン試験プログラムをシミュレーションするバーンイン試験プログラムのシミュレーション装置において、バーンイン試験プログラム及び仮想被試験ICを記憶する記憶手段と、前記記憶手段に記憶されたバーンイン試験プログラムに基づいて前記記憶手段に記憶された仮想被試験ICに仮想試験用パターン信号を印加するバーンイン試験のシミュレーションを実行するシミュレーション実行手段と、前記シミュレーション実行手段により実行されたバーンイン試験のシミュレーション実行結果を表示する表示手段と、を備えることを特徴とするバーンイン試験プログラムのシミュレーション装置。

IPC (3件)：

G01R 31/26 ,  G06F 19/00 110 ,  H01L 21/66

FI (3件)：

G01R 31/26 H ,  G06F 19/00 110 ,  H01L 21/66 H

Fターム (16件)：

2G003AA07 ,  2G003AC01 ,  2G003AF02 ,  2G003AH01 ,  2G003AH04 ,  4M106BA14 ,  4M106CA27 ,  4M106CA60 ,  4M106DJ20 ,  5B049BB07 ,  5B049CC23 ,  5B049EE01 ,  5B049EE41 ,  5B049FF03 ,  5B049FF04 ,  5B049FF07