特許

J-GLOBAL ID：200903070855380920

カウンタ

発明者： 野崎 暁弘
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-043354
公開番号（公開出願番号）：特開平10-303738
出願日： 1998年02月25日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】高周波のクロックを計数できるカウンタを、回路規模および消費電力の小さい回路で実現する。【解決手段】計数終了値を示す外部設定値HDBを上位ビットと下位ビットに分割し、上位ビットは回路規模および消費電力の小さい計数回路12を用いて計数し、比較器13で一致検出する。計数回路12には、高周波のクロック供給に対応させるために該クロックを分周して供給する。そして、シフトレジスタ14とマルチプレクサ15を用いて、上位ビットの一致検出信号を下位ビットの値に相当する数だけ高周波クロックで動作するシフトレジスタ14でシフトして、計数終了信号OUTを出力する。

請求項（抜粋）：

クロック信号が入力され当該クロック信号を分周して分周クロック信号を出力する分周回路と、所定の数を表す外部設定値が入力され当該外部設定値を第1のビット数で表される第1の外部設定値と第2のビット数で表される第2の外部設定値とに分割する分割手段と、前記分周クロック信号に同期して前記第1のビット数で表わされる第1の計数値を出力する第1の計数回路と、前記第1の外部設定値と前記第1の計数値とを比較して両値が一致したときに一致検出信号を出力する第1の比較器と、前記クロック信号が入力され前記第1の比較器から前記一致検出信号が出力されてから前記第2の外部設定値で指定された数の当該クロック信号が入力されたときに前記一致検出信号を計数終了信号として出力する出力手段とを有することを特徴とするカウンタ。

IPC (2件)：

H03K 23/00 ,  H03K 23/40

FI (3件)：

H03K 23/00 B ,  H03K 23/00 E ,  H03K 23/40

引用特許：

審査官引用 (1件)

• カウンタ回路
  公報種別：公開公報   出願番号：特願平8-180717   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝