特許
J-GLOBAL ID:200903070935782272

相補型半導体装置

発明者:
出願人/特許権者:
代理人 (8件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2007-047593
公開番号(公開出願番号):特開2008-211052
出願日: 2007年02月27日
公開日(公表日): 2008年09月11日
要約:
【課題】同一GOI基板上に形成するp型MISFET及びn型MISFETの両方の駆動力を向上させる。【解決手段】GOI基板上にp型MISFETとn型MISFETを形成した相補型半導体装置であって、絶縁膜12上に形成され、表面の面方位が(110)面であり、一部にエッチングにより(111)面が露出されたGe層13と、Ge層13の(110)面に形成されたp型MISFETと、Ge層13の(111)面に形成されたn型MISFETとを備えた。【選択図】 図1
請求項(抜粋):
絶縁膜上に形成され、表面の面方位が(110)面であり、一部にエッチングにより(111)面が露出されたGe層と、 前記Ge層の(110)面に形成されたp型MISFETと、 前記Ge層の(111)面に形成されたn型MISFETと、 を具備したことを特徴とする相補型半導体装置。
IPC (4件):
H01L 29/786 ,  H01L 21/823 ,  H01L 27/092 ,  H01L 27/08
FI (6件):
H01L29/78 613A ,  H01L27/08 321B ,  H01L27/08 331E ,  H01L27/08 321C ,  H01L29/78 618B ,  H01L29/78 620
Fターム (35件):
5F048AA08 ,  5F048AC03 ,  5F048BA10 ,  5F048BA14 ,  5F048BA16 ,  5F048BB01 ,  5F048BB02 ,  5F048BB11 ,  5F048BC01 ,  5F048BC02 ,  5F048BD01 ,  5F048BG07 ,  5F048BG11 ,  5F110AA01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE31 ,  5F110FF01 ,  5F110FF02 ,  5F110FF04 ,  5F110FF09 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG06 ,  5F110GG12 ,  5F110GG17 ,  5F110GG19 ,  5F110GG25 ,  5F110HJ13 ,  5F110QQ05 ,  5F110QQ11 ,  5F110QQ17
引用特許:
出願人引用 (1件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願2001-165581   出願人:株式会社東芝

前のページに戻る