特許
J-GLOBAL ID：200903070947269163
半導体チップの製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
▲角▼谷 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2005-090304
公開番号（公開出願番号）：特開2006-278357
出願日： 2005年03月28日
公開日（公表日）： 2006年10月12日
要約：
【課題】 半導体ウェハをブレイクした際に個々の半導体チップの端面に発生するバリのない半導体チップの製造方法を提供する。 【解決手段】 基板上に半導体層を積層し、複数の半導体チップを形成した半導体ウェハ10の裏面に個々の半導体チップを区切る第1の溝26をダイシングによって設ける。半導体ウェハ10の第1の溝26を設けた面とは逆の面全体に粘着テープ31を貼り付け、粘着テープ31の上からローラによって半導体ウェハ10を加圧し、ブレイクする。粘着テープ31によって半導体ウェハ10を元の形状に保持したまま、第1の溝26の底の、ブレイクした半導体ウェハ10が接してなす分割ライン上に第1の溝26よりも幅の狭い第2の溝28を設ける。【選択図】 図10
請求項（抜粋）：
基板上に半導体層が積層された半導体ウェハを分割することで複数の半導体チップを生成する半導体チップの製造方法において、
前記半導体ウェハを分割するラインに沿った第1の溝を、前記半導体ウェハの一方の表面である第1の表面に設ける第1のステップと、前記半導体ウェハを元の形状を保持したまま前記半導体ウェハの他方の表面である第2の表面より前記半導体ウェハの分割を行う第2のステップと、前記第2のステップで分割された前記半導体ウェハの前記第1の表面において、前記第1の溝の底に存在する分割ラインに沿って第2の溝を設ける第3ステップとを備えることを特徴とする半導体チップの製造方法。
IPC (2件)：
FI (3件)：
H01L21/78 V
, H01L33/00 A
, H01L21/78 Q
5F041CA04
, 5F041CA35
, 5F041CA36
, 5F041CA74
, 5F041CA75
, 5F041CA76
, 5F041CB15
, 5F041CB23
