特許
J-GLOBAL ID：200903070947902419
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-206091
公開番号（公開出願番号）：特開平6-028891
出願日： 1992年07月09日
公開日（公表日）： 1994年02月04日
要約：
【要約】【目的】冗長テストのコスト低減並びに信頼性の向上を図れる半導体記憶装置を実現する。【構成】冗長回路を有する半導体記憶装置において、通常モード時に入力アドレスに応じて冗長回路を動作させる冗長プログラム回路4と、テストモード時にテストモード信号を出力する回路7と、テストモード信号を受けて指定されたアドレスを保持し、入力アドレスと保持した指定アドレスとの比較を行い、入力アドレスが指定アドレスに一致したときに一致信号を出力するアドレス保持比較回路5と、一致信号の入力により上記冗長回路を動作させる冗長回路起動信号RSSを出力させる冗長テスト起動回路6とを設け、冗長を疑似的にプログラミングして活性化させ、冗長プログラム工程を経る前に、冗長回路のテストを通常回路部分と共に、実際の稼働時に近い状態で行う。
請求項（抜粋）：
通常回路に加えてこの通常回路の欠陥を救済すべく形成された冗長回路を有する半導体記憶装置において、テストモード信号が印加されているとき、印加されたアドレスに対応する上記通常回路および上記冗長回路を動作させるテスト回路を設けたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 301
, G11C 11/401
