特許

J-GLOBAL ID：200903070962666250

半導体装置の製造方法

発明者： 増澤 孝介
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-267483
公開番号（公開出願番号）：特開平5-110072
出願日： 1991年10月16日
公開日（公表日）： 1993年04月30日
要約：

【要約】 (修正有)【目的】 ゲート電極下部のゲート酸化膜の一部に、フィールド酸化膜形成工程と異なる工程にて、ゲートオフセットLOCOSを形成することにより素子の高耐圧化を目的とする。【構成】 能動素子領域のうちゲート領域とソース、ドレイン領域の間にトレンチを形成し、回転イオン注入によりトレンチ側壁及び底部に低濃度の拡散領域を設ける。その後BPSGを堆積させリフロー、エッチバックを繰り返しトレンチ内に絶縁物質を埋め戻す。さらにウエハー全体を熱酸化しゲート酸化膜を形成する。多結晶シリコン堆積後、不純物を導入をおこない所望のパターンにエッチングした後、マスクとしてイオン注入を行い高濃度の拡散領域を形成する。【効果】上述した構成による製造プロセスを採用することにより、微細化されかつ寄生抵抗の小さい高耐圧素子を形成できた。

請求項（抜粋）：

半導体基盤上にMOS構造で形成した電界効果トランジスタにおいて、ゲート電極下部のゲート酸化膜の一部に、フィールド酸化膜形成工程と異なる工程により絶縁領域を設け、ソース、ドレイン端とゲート電極端からの距離を広げ電界の集中を緩和することを特徴とする半導体装置の製造方法。

FI (3件)：

H01L 29/78 301 H ,  H01L 29/78 301 X ,  H01L 29/78 301 S