特許
J-GLOBAL ID：200903070977384030
薄膜トランジスタ回路の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平3-297649
公開番号（公開出願番号）：特開平5-110088
出願日： 1991年10月18日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】 絶縁基板上の異なる平面領域にアモルファスシリコン膜とポリシリコン膜とを形成するとき、均一な膜質のポリシリコン膜を得る。【構成】 絶縁基板1上に形成された下地層2の上面全体にアモルファスシリコン膜3を堆積する。次に、アモルファスシリコン膜3の上面全体にクロム膜4を形成する。次に、不要な部分のクロム膜4およびアモルファスシリコン膜3をエッチングして除去する。次に、全表面にポリシリコン膜7を堆積する。次に、フォトレジスト膜9をマスクとして、不要な部分のポリシリコン膜7をエッチングして除去する。すると、下地層2の上面の所定領域にアモルファスシリコン膜3がそれ以外の領域にポリシリコン膜7がそれぞれ形成され、しかもポリシリコン膜7を直接堆積することにより形成しているので、均一な膜質のポリシリコン膜7が得られる。
請求項（抜粋）：
絶縁基板上の異なる平面領域に非晶質半導体薄膜を活性層とする薄膜トランジスタと結晶性半導体薄膜を活性層とする薄膜トランジスタとが形成された薄膜トランジスタ回路の製造に際し、前記絶縁基板上の所定領域にエッチングレジスト膜で被覆された非晶質半導体薄膜または結晶性半導体薄膜のいずれか一方の半導体薄膜を堆積し、次いで前記エッチングレジスト膜を含む前記絶縁基板上の全領域に他方の半導体薄膜を堆積し、次いで前記エッチングレジスト膜上の不要な部分の前記他方の半導体薄膜をエッチングして除去し、次いで前記エッチングレジスト膜をエッチングして除去することを特徴とする薄膜トランジスタ回路の製造方法。
IPC (3件)：
H01L 29/784
, H01L 21/76
, H01L 27/12
