特許
J-GLOBAL ID：200903071015022132
シミュレーション装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-194361
公開番号（公開出願番号）：特開平9-044548
出願日： 1995年07月31日
公開日（公表日）： 1997年02月14日
要約：
【要約】【課題】 デジタル回路領域の出力信号のアナログ回路領域への変換を効率的に行いながらシミュレーションを実行するシミュレーション装置を得る。【解決手段】 立上り/立下り時間計算部3は、アナログ回路領域の入力ノードに接続されるデジタル回路領域の出力ノードを対象出力ノードとして、分割回路情報D2内の素子付随情報に基づき、対象出力ノードに接続されるデジタル回路領域内の素子の駆動能力と、対象出力ノードにかかるアナログ回路領域内の負荷とを求め、駆動能力と負荷とに基づき対象出力ノードの立上り/立下り時間(状態遷移時間)を計算して立上り/立下り時間情報D3を出力する。この立上り/立下り時間情報D3に基づき、信号変換定義部4により、デジタル,アナログ回路間の信号変換規則が定義され、シミュレーション実行部8により、デジタル/アナログ回路に対し論理/回路シミュレーションが実行される。
請求項（抜粋）：
被シミュレーション回路の回路図情報を付与する回路図情報付与手段を備え、前記回路図情報は前記被シミュレーション回路を構成する各素子に付随する駆動能力、容量及びシミュレーション種別を規定した素子付随情報を含み、前記回路図情報を受け、前記素子付随情報に基づき、前記被シミュレーション回路を、論理シミュレーション対象の第1の回路領域と回路シミュレーション対象の第2の回路領域とに分割して、前記素子付随情報を含む分割回路情報を出力する領域分割手段と、前記分割回路情報を受け、前記第2の回路領域の入力ノードに接続される前記第1の回路領域の出力ノードを対象出力ノードとして、前記素子付随情報に基づき、前記対象出力ノードに出力が接続される前記第1の回路領域内の素子である第1の対象素子の駆動能力と、前記対象出力ノードにかかる前記第2の回路領域内の負荷とを求め、前記駆動能力と前記負荷とに基づき前記対象出力ノードの状態遷移時間を計算して状態遷移時間情報を出力する状態遷移時間計算手段と、前記状態遷移時間情報に基づき、前記第1の回路領域で授受される信号と前記第2の回路領域で授受される信号との変換規則を定義して信号変換情報を出力する信号変換定義手段と、前記分割回路情報に基づき、前記第1の回路領域内の素子及びその接続関係を規定した第1のネットリストと、前記第2の回路領域内の素子及びその接続関係を規定した第2のネットリストとを生成するネットリスト生成手段と、前記第1及び第2のネットリスト並びに前記信号変換情報を受け、前記信号変換情報に基づき、前記第1の回路領域と前記第2の回路領域との間の信号授受を行いながら、前記第1及び第2の回路領域それぞれに対して論理シミュレーション及び回路シミュレーションを実行するシミュレーション実行手段と、を備えるシミュレーション装置。
IPC (2件)：
FI (3件)：
G06F 15/60 662 G
, G01R 31/28 F
, G06F 15/60 664 K
