特許

J-GLOBAL ID：200903071016142883

表示装置

発明者： 中村 則夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-267519
公開番号（公開出願番号）：特開2003-076334
出願日： 2001年09月04日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】表示ムラを低減して表示品質を向上させる。【解決手段】表示装置は略マトリクス状に配置される複数の表示画素PXと、複数の表示画素PXの行に沿って配置される複数の走査線11と、複数の表示画素PXの列に沿って配置される複数の信号線12と、複数の走査線11および複数の信号線12の交差位置近傍に配置され各々対応走査線11を介して駆動されたときに対応信号線12を対応表示画素に電気的に接続する複数の画素スイッチ13と、複数の走査線11および複数の信号線12を駆動する駆動回路14,15とを備える。特に、駆動回路14,15は複数の信号線12を所定数ずつ区分した複数の信号線ブロックを並列的に駆動する信号線ドライバ15を含み、信号線ドライバ15は奇数番目の信号線ブロックおよび偶数番目の信号線ブロック相互間において逆の順序で所定数の信号線12を順次駆動するように構成される。

請求項（抜粋）：

略マトリクス状に配置される複数の表示画素と、前記複数の表示画素の行に沿って配置される複数の走査線と、前記複数の表示画素の列に沿って配置される複数の信号線と、前記複数の走査線および前記複数の信号線の交差位置近傍に配置され各々対応走査線を介して駆動されたときに対応信号線を対応表示画素に電気的に接続する複数の画素スイッチと、前記複数の走査線および前記複数の信号線を駆動する駆動回路とを備え、前記駆動回路は前記複数の信号線を所定数ずつ区分した複数の信号線ブロックを並列的に駆動する信号線ドライバを含み、前記信号線ドライバは奇数番目の信号線ブロックおよび偶数番目の信号線ブロック相互間において逆の順序で前記所定数の信号線を順次駆動するように構成されることを特徴とする表示装置。

IPC (7件)：

G09G 3/30 ,  G02F 1/133 550 ,  G09G 3/20 621 ,  G09G 3/20 ,  G09G 3/20 642 ,  G09G 3/36 ,  H05B 33/14

FI (7件)：

G09G 3/30 K ,  G02F 1/133 550 ,  G09G 3/20 621 A ,  G09G 3/20 621 E ,  G09G 3/20 642 A ,  G09G 3/36 ,  H05B 33/14 A

Fターム (26件)：

2H093NA16 ,  2H093NC12 ,  2H093NC22 ,  2H093NC26 ,  2H093NC34 ,  2H093ND01 ,  3K007AB17 ,  3K007EB00 ,  3K007GA04 ,  5C006AF43 ,  5C006AF83 ,  5C006BB14 ,  5C006BB16 ,  5C006BC12 ,  5C006BC23 ,  5C006BF04 ,  5C006BF24 ,  5C006FA22 ,  5C080AA06 ,  5C080AA10 ,  5C080BB06 ,  5C080DD05 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ04