特許

J-GLOBAL ID：200903071019695280

薄膜トランジスタとその製造方法

発明者： 代木 育夫 ,  渡部 純一 ,  小杉 清久 ,  大形 公士 ,  梁井 健一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-108960
公開番号（公開出願番号）：特開平6-326129
出願日： 1993年05月11日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 液晶表示装置等に用いる薄膜トランジスタに関し、特性が良好で、歩留りを向上する手段を提供する。【構成】 ガラス板等の透明基板1の上に対向してITO膜7からなるソース電極Sとドレイン電極Dを形成し、ソース電極Sとドレイン電極Dの対向部の上にSiO2 膜8等の絶縁膜を形成し、この絶縁膜の上にa-Si膜9等の半導体活性層を形成し、この半導体活性層の上にSiN膜10等のゲート絶縁膜を形成し、このゲート絶縁膜の上にAl膜11とCr膜12からなるゲート電極を形成して薄膜トランジスタを構成する際、半導体活性層を形成した後に、半導体活性層の下の絶縁膜を除去して半導体活性層の外周より後退した溝を形成し、この溝内に低抵抗のn+ -Si膜15からなるコンタクト層を形成し、このコンタクト層によって、半導体活性層と、ソース電極S、ドレイン電極Dの間を接続する。

請求項（抜粋）：

透明基板の上に、対向してソース電極とドレイン電極が形成され、該ソース電極とドレイン電極の対向部の上に絶縁膜が形成され、該絶縁膜の上に半導体活性層が形成され、該半導体活性層の上にゲート絶縁膜が形成され、該ゲート絶縁膜の上にゲート電極が形成された薄膜トランジスタにおいて、該半導体活性層と、該ソース電極とドレイン電極の間の該絶縁膜が該半導体活性層の外周より後退させて溝が形成され、該溝内に形成されている低抵抗のコンタクト層によって、該半導体活性層と該ソース電極の間、および、該半導体活性層と該ドレイン電極の間が接続されていることを特徴とする薄膜トランジスタ。

IPC (4件)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/133 500 ,  G02F 1/136 500