特許

J-GLOBAL ID：200903071023238829

マイクロプロセッサ

発明者： 石井 英雄
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-156157
公開番号（公開出願番号）：特開2000-347891
出願日： 1999年06月03日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 従来の内部にROM、RAMを内蔵していないマイクロプロセッサにおいてバーンイン試験を行う場合、バーンイン用テストパターンをボード上でマイクロプロセッサのデータ端子を固定し供給する構成を取っている。そのため、内部のCPUに与える命令数が少なくバーンイン試験のテストカバレッジが低下するという問題点を有している。【解決手段】 マイクロプロセッサ内のスキャンパス回路の一部がバーンインテストモード時には、バーンインテストパターンを生成することにより、内部のCPUに複数の命令を供給することが出来る様な構成とした。

請求項（抜粋）：

マイクロプロセッサのバーンイン試験方法において、CPUと、周辺回路と、初期値を有し、ループ状に形成されたスキャンパス回路と、外部からのバーンインテストモード信号に応じて前記スキャンパス回路を制御するテスト制御手段を備え、バーンインテスト時には、前記テスト制御手段は、スキャンパス回路を動作させて前記スキャンパス回路の一部の値を命令として前記CPUに供給することを特徴とするマイクロプロセッサ。

IPC (2件)：

G06F 11/22 340 ,  G06F 11/22 360

FI (2件)：

G06F 11/22 340 F ,  G06F 11/22 360 P

Fターム (4件)：

5B048AA11 ,  5B048CC06 ,  5B048CC18 ,  5B048DD05