特許

J-GLOBAL ID：200903071026580030

コルゲートFETの自己整合されたゲート側壁スペーサおよびその形成方法

発明者： アンドレス・ブライアント
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-057279
公開番号（公開出願番号）：特開平8-306920
出願日： 1996年03月14日
公開日（公表日）： 1996年11月22日
要約：

【要約】【課題】 コルゲートFETにおける自己整合されたゲート側壁スペーサおよびその形成方法を提供する。【解決手段】 コルゲートFET構造における自己整合されたゲート側壁スペーサおよび側壁スペーサを形成する方法において、基板上に第1の酸化物層を堆積する工程と、基板内に基板トレンチ底部と基板トレンチ側壁を有する基板トレンチを形成する工程と、基板トレンチと交差するゲート電極トレンチを形成し、ゲート電極トレンチをゲート・ポリシリコン28で充填して第1および第2のゲート側壁を有するゲート電極を形成する工程と、ゲート電極トレンチと基板トレンチの上に第2の酸化物層を堆積する工程と、第2の酸化物層をエッチングして各第1および第2のゲート側壁上に側壁(酸化物)スペーサを形成する工程とを含む。

請求項（抜粋）：

コルゲート電界効果トランジスタ(FET)構造に自己整合されたゲート側壁スペーサを形成する方法において、前記基板上に第1の酸化物層を堆積する工程と、前記基板内に基板トレンチを形成して基板トレンチ底部と基板トレンチ側壁を定める工程と、前記基板トレンチと交差するゲート電極トレンチを形成し、前記ゲート電極トレンチをゲート・ポリシリコンで充填して、第1および第2のゲート側壁を定めるゲート電極を形成する工程と、前記ゲート電極トレンチと基板トレンチの上に第2の酸化物層を堆積する工程と、前記第2の酸化物層をエッチングして前記各第1および第2のゲート側壁上に側壁スペーサを形成する工程と、を含むことを特徴とする方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/336

FI (3件)：

H01L 29/78 301 X ,  H01L 29/78 301 G ,  H01L 29/78 301 P