特許
J-GLOBAL ID：200903071035082123
画素分割液晶表示素子
発明者：
出願人/特許権者：
代理人 (1件)：
草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-330764
公開番号（公開出願番号）：特開平5-165055
出願日： 1991年12月13日
公開日（公表日）： 1993年06月29日
要約：
【要約】【目的】 欠陥発生画素の画素電極を欠陥切り離し後正常画素電極に接続する画素分割液晶表示素子を提供する。【構成】 画素分割液晶表示素子において、画素を構成する電極15は複数の画素電極に分割され、各画素電極15はそれぞれのTFT16を介して各別に並列にソースバス19に接続し、TFTそれぞれのドレイン電極18はそれぞれ切断容易な幅の狭い橋絡片17にいりそれぞれの画素電極15に接続すると共に、ソース電極19はそれぞれ切断容易な幅の狭い橋絡片17によりソースバス19に接続し、画素電極15はそれぞれ切断容易な幅の狭い橋絡片41により各付加容量電極40に接続しており、ゲート電極はゲートバス18に接続し、相隣接する画素電極15の互いに対向する部分の近傍に溶接短絡用金属を具備せしめた。
請求項（抜粋）：
透明基板上面に画素電極、ソースバスが透明導電体により形成され、更に画素電極およびソースバスにまたがって薄膜トランジスタを構成する半導体層が形成され、これらを含む透明基板上面に絶縁膜を形成し、この絶縁膜の上面の半導体層に対応するところにゲート電極を形成すると共にこれらゲート電極に接続するゲートバスをソースバスに直交するように形成し、これらゲート電極およびゲートバスを含むゲート絶縁膜の上面に保護層を形成し、保護層と透明共通電極との間に液晶が封入された画素分割液晶表示素子において、画素を構成する電極は複数の画素電極に分割され、各画素電極はそれぞれの薄膜トランジスタを介して各別に並列にソースバスに接続しており、薄膜トランジスタそれぞれのドレイン電極はそれぞれ切断容易な幅の狭い橋絡片によりそれぞれの画素電極に接続すると共に、ソース電極はそれぞれ切断容易な幅の狭い橋絡片によりソースバスに接続しており、画素電極はそれぞれ切断容易な幅の狭い橋絡片により各付加容量電極に接続しており、ゲート電極はゲートバスに接続し、相隣接する画素電極の互いに対向する部分の近傍に溶接短絡用金属を具備せしめたことを特徴とする画素分割液晶表示素子。
IPC (5件)：
G02F 1/136 500
, G02F 1/133 550
, G02F 1/1343
, H01L 27/18
, H01L 29/784
