特許
J-GLOBAL ID：200903071075251467
演算プロセッサ回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-150971
公開番号（公開出願番号）：特開平7-013793
出願日： 1993年06月23日
公開日（公表日）： 1995年01月17日
要約：
【要約】【目的】 この発明の目的は、演算プロセッサLSIが2個以上連続して故障しても冗長制御が可能な演算プロセッサ回路装置を提供することにある。【構成】 この発明係る演算プロセッサ装置は、被演算データを記憶するメモリ回路12と、メモリ回路12から出力されるデータに基づいて入力データの演算処理を行う複数個の演算プロセッサLSI131〜1316と、メモリ回路12の読出し制御、演算プロセッサLSI131〜1316の選択制御、故障診断及び当該故障診断に基づく冗長制御を行う演算制御LSI11とを備え、演算プロセッサLSI131〜1316は冗長処理系がリング状に接続され、演算制御LSI11の冗長制御は、演算プロセッサLSI131〜1316の故障診断の結果から、連続して故障している演算プロセッサ集積回路を回避して巡回的に次の演算プロセッサ集積回路に演算処理を実行させるようにした。
請求項（抜粋）：
入力データの演算処理に必要なデータを記憶するメモリ回路と、それぞれ前記メモリ回路から出力されるデータに基づいて入力データの演算処理を行う複数個の演算プロセッサ集積回路と、前記メモリ回路の読出し制御、前記複数個の演算プロセッサ集積回路の選択制御、故障診断及び当該故障診断に基づく冗長制御を行う演算制御集積回路とを具備し、前記演算プロセッサ集積回路は冗長処理系がリング状に接続されていることを特徴とする演算プロセッサ回路装置。
IPC (3件)：
G06F 11/20 310
, G06F 15/16 450
, G06F 15/16 470
