特許
J-GLOBAL ID：200903071086253364
データシフト回路
発明者：
出願人/特許権者：
代理人 (1件)：
長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願平6-064432
公開番号（公開出願番号）：特開平7-248741
出願日： 1994年03月09日
公開日（公表日）： 1995年09月26日
要約：
【要約】【目的】 シフトレジスタの消費電流を少なくする。【構成】 シフトレジスタを構成する複数段のDFF回路のうち、現在データのシフト動作を行なっていないDFF回路へのクロック信号供給を停止させる。
請求項（抜粋）：
前段のFF回路の出力を後段のFF回路の入力とするように複数のFF回路を縦続接続し、最前段のFF回路に入力したデータをクロック信号に応じて後段のFF回路に順次シフトさせるようにしたデータシフト回路において、上記複数のFF回路を任意数ごとにグループ化し、各グループごとにクロック制御回路を接続し、所定グループの最前段のFF回路から当該所定グループの次段のグループの最前段のFF回路に上記データがシフトする期間のみ、当該所定グループに割り当てられた上記クロック制御回路が当該所定グループの各FF回路にクロック信号を供給するようにしたことを特徴とするデータシフト回路。
IPC (4件)：
G09G 3/00
, G02F 1/133 505
, G09G 3/36
, H03K 23/00
