特許
J-GLOBAL ID：200903071095369758
マルチプロセツサシステム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-215718
公開番号（公開出願番号）：特開平5-053692
出願日： 1991年08月28日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 複数のCPUユニット1〜3と、複数のI/Oユニット1ー1〜3ー3が共通バスにて接続されたマルチプロセッサシステムに関し、任意のCPUユニットより所望のI/Oユニットをリセット出来るマルチプロセッサシステムの提供を目的とする。【構成】 CPUユニット1〜3には、自己の番号を設定する番号設定部20と、リセットを行う時はアドレスAoをアドレスバス51に出力すると共に、番号設定部20に設定した番号をデータバス52に出力するリセット制御部21を設け、I/Oユニット1ー1〜3ー3には、CPUユニットの番号を設定出来る番号設定部30と、アドレスバス51よりのアドレスと、アドレスAoと比較し一致すれば比較器32に信号を出力する比較器31と、データバス52よりのデータと、番号設定部30に設定されている番号と比較し、一致し且つ比較器31より信号が入力していれば、リセット信号を出力する比較器32とを設けた構成とする。
請求項（抜粋）：
複数のプロセッサユニット(1,2,3,)と、複数の入出力ユニット(1ー1,1ー2,1ー3,2ー1,2ー2,2ー3,3ー1,3ー2,3ー3,)が共通バスにて接続されたマルチプロセッサシステムにおいて、各プロセッサユニット(1,2,3,)には、自己の番号を設定する番号設定部(20)と、リセットを行う時はリセットを示すアドレス(Ao)をアドレスバス(51)に出力すると共に、該番号設定部(20)に設定した番号をデータバス(52)に出力するリセット制御部(21)とを設け、各入出力ユニット(1ー1,1ー2,1ー3,2ー1,2ー2,2ー3,3ー1,3ー2,3ー3,)には、所属するプロセッサユニットの番号を設定することが出来る番号設定部(30)と、該アドレスバス(51)よりのアドレスと、リセットを示すアドレス(Ao)と比較し一致すれば第2の比較器(32)に信号を出力する第1の比較器(31)と、該データバス(52)よりのデータと、該番号設定部(30)に設定されている番号と比較し、一致し且つ該第1の比較器(31)より信号が入力していれば、自己をリセットする信号を出力する該第2の比較器(32)とを設けたことを特徴とするマルチプロセッサシステム。
IPC (3件)：
G06F 1/24
, G06F 13/374
, G06F 15/16 420
