特許
J-GLOBAL ID:200903071103071429

半導体集積回路

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願2000-221904
公開番号(公開出願番号):特開2002-043428
出願日: 2000年07月24日
公開日(公表日): 2002年02月08日
要約:
【要約】【課題】千鳥配置のパッドをもつ半導体集積回路で、千鳥パッドの外周パッド間にスペースができ、またパッドとIO回路を接続している接続メタルが長くなり、チップサイズが大きくなる。【解決手段】半導体集積回路1の外側にパッド12を持ちその内側の回路部11を持つIOセル3と、半導体集積回路1の内側にパッド12を持ちその外側の回路部11を持つIOセル2とを交互に並べる。千鳥配置とした場合に最外周のパッド12とパッド12間に生成されるスペースを有効に活用し、半導体集積回路のサイズを小さくできる。
請求項(抜粋):
周辺部分に複数のIOセルを隣接するように並べた半導体集積回路であって、前記IOセルは、並び方向の一側に設けたパッドと他側に設けた回路部からなり、前記IOセルの隣接するもの同士で前記IOセルの前記パッドと前記回路部の相対位置が異なることを特徴とする半導体集積回路。
IPC (3件):
H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (2件):
H01L 21/82 P ,  H01L 27/04 E
Fターム (8件):
5F038BE07 ,  5F038CA06 ,  5F038CA10 ,  5F038DF06 ,  5F038EZ20 ,  5F064DD32 ,  5F064DD43 ,  5F064EE52

前のページに戻る