特許

J-GLOBAL ID：200903071118627768

半導体パッケージとその製造方法

発明者： 生稲 一洋 ,  嶋田 勇三 ,  内海 和明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平8-189240
公開番号（公開出願番号）：特開平10-041425
出願日： 1996年07月18日
公開日（公表日）： 1998年02月13日
要約：

【要約】【課題】 Siウェーハの大口径化工程においてウェーハの補強材として作用し、LSIチップと全く同サイズでありながら低コストでリードレス接続が可能な半導体パッケージとその製造方法を提供する。【解決手段】 LSIチップ11を保持し、該LSIチップの電極14を該LSIチップが実装されるボードの電極と接続するためのチップサイズ半導体パッケージ12において、LSIチップ11と半導体パッケージ12とは一体に接合され、半導体パッケージ12には、LSIチップ11との接合面と反対の面にボードの電極と接続する電極16が形成され、半導体パッケージ12のボードの電極と接続する電極16と、LSIチップの電極14とは、半導体パッケージ12とLSIチップ11とを貫通するスルーホール15を経由する導体17により接続されている。

請求項（抜粋）：

LSIチップを保持し、該LSIチップの電極を該LSIチップが実装されるボードの電極と接続するためのチップサイズ半導体パッケージにおいて、前記LSIチップと前記半導体パッケージとは一体に接合され、前記半導体パッケージには、前記LSIチップとの接合面と反対の面に前記ボードの電極と接続する電極が形成され、前記半導体パッケージの前記ボードの電極と接続する電極と、前記LSIチップの電極とは、前記半導体パッケージと前記LSIチップとを貫通するスルーホールを経由する導体により接続されている、ことを特徴とする半導体パッケージ。