特許

J-GLOBAL ID：200903071134272457

IC試験装置

発明者： 小山 清明
出願人/特許権者： 横河電機株式会社
代理人 (1件)： 小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平5-207429
公開番号（公開出願番号）：特開平7-055882
出願日： 1993年08月23日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 被試験対象の試験を精度よく行うことができるIC試験装置を実現することを目的にする。【構成】 本発明は、ドライバ側の第1のプログラマブルディレーラインと、コンパレータ側の第2のプログラマブルディレーラインとによりタイミングの調整を行うIC試験装置に改良を加えたものである。本装置は、タイミング校正における信号経路の遅延量と、パフォーマンスボードにおける信号経路の遅延量との誤差による第1または第2のプログラマブルディレーラインの補正値を記憶する記憶部と、この記憶部の補正値に基づいて、第1または第2のプログラマブルディレーラインの補正を行う制御部と、を具備したことを特徴とする装置である。

請求項（抜粋）：

ドライバが被試験対象に出力するデジタル信号を遅延させる第1のプログラマブルディレーラインと、被試験対象からコンパレータに入力されるデジタル信号の取り込みのタイミング信号を遅延させる第2のプログラマブルディレーラインとによりタイミングの調整を行うIC試験装置において、タイミング校正におけるドライバとコンパレータとの接続による信号経路の遅延量と、パフォーマンスボードにおける被試験対象とドライバあるいはコンパレータとの接続による信号経路の遅延量との誤差による前記第1または第2のプログラマブルディレーラインの補正値を記憶する記憶部と、この記憶部の補正値に基づいて、前記第1または第2のプログラマブルディレーラインの補正を行う制御部と、を具備したことを特徴とするIC試験装置。

引用特許：

審査官引用 (3件)

• 特開平4-127073
  
• 特開平4-169874
  
• 特開昭63-149581