特許
J-GLOBAL ID：200903071154728570
ブートストラップFETサンプリングスイッチ
発明者：
,
出願人/特許権者：
代理人 (1件)：
湯浅 恭三 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-006053
公開番号（公開出願番号）：特開平6-013901
出願日： 1993年01月18日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】 高調波歪みの導入を回避し、しかも単一電源電圧で動作する、MOSFETサンプリングスイッチ回路を提供すること。【構成】 演算増幅器11を設けることによりサンプリングMOSFET6の基板-ソース電圧をほぼゼロボルトに保持する。また、演算増幅器21を設けることによりサンプリングMOSFET6のゲート-ソース電圧をほぼ一定値に保持する。一定電流IをMOSFET24に強制的に流し、アナログ入力信号の変動から独立した、一定ゲート-ソース電圧をそれに生成させる。MOSFET24のソースに結果的に得られる電圧を演算増幅器21の反転入力に印加するので、MOSFET24の一定ゲート-ソース電圧を、サンプリングMOSFETのゲートとソースとの間に強制的に印加する。
請求項（抜粋）：
ブートストラップ・アナログMOSFETサンプリングスイッチ回路であって、a) 出力導体(12)に結合したドレイン電極を有するサンプリングMOSFET(6)と、b) アナログ入力信号(VIN)を前記サンプリングMOSFETのソース電極(5)に結合する分圧回路(3,4)と、c) 非反転入力が前記サンプリングMOSFETのソース電極に結合し、反転入力が自らの出力と前記サンプリングMOSFETの基板電極とに結合した第1の演算増幅器(11)と、d) 出力が前記サンプリングMOSFETのゲート電極に結合し、非反転入力が前記サンプリングMOSFETのソース電極に結合した第2の演算増幅器(21)と、e) ゲート電極が前記サンプリングMOSFETのゲート電極に結合し、ドレイン電極が正供給電圧を受けるように結合し、ソース電極が前記第2の演算増幅器の反転入力に結合した第1のMOSFET(24)と、f) ドレイン電極が前記第1のMOSFETのソース電極に結合した第2のMOSFET(26)と、g) 該第2のMOSFETのソース電極と基準電圧導体との間に結合した第1の抵抗器(27)と、h) 出力が前記第2のMOSFETのゲート電極に結合し、非反転入力がバイアス電圧源に結合し、反転入力が前記第2のMOSFETのソース電極に結合した第3の演算増幅器(31)と、を備え、これにより、一定電流(I)が前記第1のMOSFETを流れて、そのゲート-ソース電圧を一定に保持し、そしてそれによって、前記アナログ入力信号の大きな変動にも拘わらず、前記サンプリングMOSFETのゲート-ソース電圧を一定に保持すること、を特徴とするブートストラップ・アナログMOSFETサンプリングスイッチ回路。
IPC (5件)：
H03M 1/12
, H03K 5/08
, H03K 17/16
, H03K 17/687
, H03M 1/74
