特許

J-GLOBAL ID：200903071158524970

CMOS-LSI試験方法及び装置

発明者： 古川 靖夫
出願人/特許権者： 株式会社アドバンテスト
代理人 (1件)： 渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願2000-321685
公開番号（公開出願番号）：特開2002-131368
出願日： 2000年10月20日
公開日（公表日）： 2002年05月09日
要約：

【要約】【課題】 CMOS-LSIの故障を容易かつ確実に検出する技術の提供。【解決手段】 CMOS-LSIのVdd端子とVss端子との間に、駆動電圧の印加方向と逆方向に逆電圧を印加たときの電流を測定し、故障がある場合(曲線III)と正常な場合(波線IV)とでV-I特性に差異が生じることを利用して、CMOS-LSI内部の故障を検出する。

請求項（抜粋）：

CMOS-LSIの電源電圧端子に、駆動電圧の印加方向と逆方向に逆電圧を印加し、前記逆電圧を印加したときに前記電源電圧端子に流れる電流を測定し、前記逆電圧を変化させたときの電圧-電流特性に基づいて、前記CMOS-LSI内部の故障を検出することを特徴とするCMOS-LSI試験方法。

FI (2件)：

G01R 31/26 B ,  G01R 31/26 G

Fターム (8件)：

2G003AA02 ,  2G003AA07 ,  2G003AB01 ,  2G003AD07 ,  2G003AE01 ,  2G003AF06 ,  2G003AH02 ,  2G003AH04

引用特許：

審査官引用 (1件)

• 故障モードの特定方法
  公報種別：公開公報   出願番号：特願平7-165118   出願人：日本電気株式会社