特許

J-GLOBAL ID：200903071161868230

それぞれアンチ・ヒューズ素子を通じて基準電圧線に接続されたメモリー・セルIGFETを有するワン・タイム電圧プログラマブル・リード・オンリー・メモリー・アレイ

発明者： タイラー・エイ・ロウリー ,  ルオジア・リー
出願人/特許権者： マイクロン・テクノロジー・インコーポレイテッド
代理人 (1件)： 田澤 博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-265625
公開番号（公開出願番号）：特開平6-120440
出願日： 1992年09月09日
公開日（公表日）： 1994年04月28日
要約：

【要約】 (修正有)【目的】 絶縁ゲート電界効果型トランジスターを含み、このトランジスターのチャンネルが電圧プログラマブル・アンチ・ヒユーズ素子を通じて基準電圧線とビット・ラインの間に電流路を提供するワン・タイム電圧プログラマブル・リード・オンリー・メモリー・アレイを提供する。【構成】 このアレイはフィールド絶縁領域31と活性化した領域片体32を有する半導体基材、フィールド絶縁領域と活性領域片体に重なり、これらと直角な最低ピッチ・ワード・ライン33A-33F、ゲート誘電層により活性領域から絶縁されその縁部と上面において誘電的に絶縁されているワード・ライン対とフィールド絶縁片体対の間のソース/ドレン接合部領域、アンチ・ヒューズ接点を構成する一個おきのワード・ライン対の間にあって、共に延在する基準電圧線34、各セルに対するアンチ・ヒューズ接点が接合部深さを下回り且つプログラミング電圧に曝された際窒化ケイ素誘電層と整合している溝内に形成されることで構成される。

請求項（抜粋）：

個々のメモリー・セルを有するワン・タイム電圧プログラマブル・リード・オンリー・メモリー(PROM)アレイ、各セルが絶縁ゲート電界効果型トランジスター(33+42+50A+50B)を含み、そのチャンネルが電圧プログラマブル・アンチ・ヒューズ素子(46)を通じて基準電圧ライン(34)とビット・ライン(48+49)の間の電流路を提供するようにしたワン・タイム電圧プログラマブル・リード・オンリー・メモリー。

IPC (3件)：

H01L 27/10 431 ,  G11C 17/08 ,  H01L 21/82

FI (2件)：

G11C 17/00 302 ,  H01L 21/82 A

引用特許：

審査官引用 (3件)

• 特開昭62-128557
  
• 特開昭62-128556
  
• 特開平1-273348