特許

J-GLOBAL ID：200903071172882153

半導体装置の製造方法

発明者： 渡辺 慎也
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-085597
公開番号（公開出願番号）：特開2001-274141
出願日： 2000年03月27日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 側壁傾斜角度の大きなトレンチを形成できる半導体装置の製造方法を提供する。【解決手段】 シリコンからなる基板201上に、窒化シリコン膜205、酸化シリコン膜206、窒化シリコン膜208、酸化シリコン膜209を下層から順次積層してなる絶縁膜を形成し、この上部にマスクパターンを形成した後、三フッ化メタン及び一酸化炭素に四フッ化メタンを添加したエッチングガスを用いてマスクパターン上から絶縁膜を1ステップでエッチングする。これによって、エッチングレートを確保しつつ、側壁傾斜角度を大きく保ち、基板201の掘れを抑えてトレンチ211を形成する。

請求項（抜粋）：

シリコン系材料からなる絶縁膜上にマスクパターンを形成する工程と、三フッ化メタン及び一酸化炭素に四フッ化メタンを添加したエッチングガスを用いて前記マスクパターン上から前記絶縁膜をエッチングする工程とを行うことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/3065 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 29/41

FI (5件)：

H01L 21/28 F ,  H01L 21/28 M ,  H01L 21/302 F ,  H01L 21/90 C ,  H01L 29/44 C

Fターム (71件)：

4M104AA01 ,  4M104BB04 ,  4M104BB14 ,  4M104CC01 ,  4M104DD05 ,  4M104DD08 ,  4M104DD17 ,  4M104DD37 ,  4M104DD43 ,  4M104DD66 ,  4M104DD75 ,  4M104DD80 ,  4M104EE12 ,  4M104FF18 ,  4M104FF22 ,  4M104GG13 ,  4M104HH16 ,  5F004AA05 ,  5F004BA13 ,  5F004DA00 ,  5F004DA01 ,  5F004DA04 ,  5F004DA16 ,  5F004DA23 ,  5F004DA26 ,  5F004DB02 ,  5F004DB03 ,  5F004DB07 ,  5F004DB17 ,  5F004EB03 ,  5F004EB08 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK04 ,  5F033KK28 ,  5F033MM01 ,  5F033MM12 ,  5F033NN06 ,  5F033NN34 ,  5F033PP04 ,  5F033PP06 ,  5F033PP15 ,  5F033PP22 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ24 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ39 ,  5F033QQ48 ,  5F033QQ75 ,  5F033QQ82 ,  5F033RR04 ,  5F033RR06 ,  5F033SS02 ,  5F033SS04 ,  5F033SS11 ,  5F033SS13 ,  5F033SS15 ,  5F033TT02 ,  5F033VV00 ,  5F033XX09 ,  5F033XX10