特許
J-GLOBAL ID：200903071193112994
差動回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平8-265504
公開番号（公開出願番号）：特開平9-219630
出願日： 1996年09月13日
公開日（公表日）： 1997年08月19日
要約：
【要約】【課題】交叉接続しても完全な線形性が得られる差動回路を半導体集積回路上に実現すること。【解決手段】入力電圧を対数変換する手段と、対数変換された入力信号を差動入力とする複数個のトリプルテールセルから構成される。入力電圧VX、VYを入力し差動出力電流に変換するV-I変換回路11、12と、入力電圧を対数変換する手段と、対数変換手段の出力を入力すると共に、エミッタが共通接続されV-I変換回路12の差動電流出力に接続され、コレクタが交叉接続された2つの差動対トランジスタを備え、各の差動対トランジスタはベースが所定電位にバイアスされたトランジスタQ3、Q6がエミッタを共通に接続されトリプルテールセルを構成し、入力電圧の乗算値に対応する差電流が取り出されるマルチプライヤ。
請求項（抜粋）：
対数変換器を介して複数個の差動対に差動入力電圧が供給されることを特徴とする差動回路。
IPC (2件)：
FI (2件)：
引用特許：
審査官引用 (3件)
-
可変利得増幅回路
公報種別：公開公報
出願番号：特願平6-100848
出願人：日立電子株式会社
-
特開昭53-048440
-
特公昭48-020932
前のページに戻る
