特許

J-GLOBAL ID：200903071202975232

ダイナミックメモリ

発明者： 細谷 史郎 ,  矢沢 弥亘 ,  山中 一也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-104218
公開番号（公開出願番号）：特開平8-147968
出願日： 1995年04月27日
公開日（公表日）： 1996年06月07日
要約：

【要約】【目的】 読出動作の速度を高速化すること、読出動作を安定化することおよびチップ面積の増加を抑制することである。【構成】 ダミーメモリセル70には、複数のメモリセル10,10,...に書込まれる第1または第2のレベルの間の第3のレベルであるダミーの情報が、電源ノードN1からトランジスタ161および162を介して書込まれる。これにより、読出時に、読出ビット線RBLjの電位と、ダミー読出ビット線DUMの電位との間に電位差を生じさせる。そして、電位比較回路5において、ダミー読出ビット線DUMの電位と、読出ビット線RBLjの電位との比較結果に基づいて、メモリセル10から読出された情報のレベルを示す。

請求項（抜粋）：

少なくとも1列に配列され、情報が書込まれる複数のメモリセルと、ダミーの情報が書込まれる少なくとも1つのダミーメモリセルと、前記複数のメモリセルに選択的に書込むための第1または第2のレベルの情報を供給する少なくとも1つの書込ビット線と、前記第1および第2のレベルの間の第3のレベルであり、前記ダミーメモリセルに書込むためのダミーの情報を固定的に供給する少なくとも1つのダミー情報供給手段と、前記複数のメモリセルから選択的に読出された情報に応じた電位が伝達される少なくとも1つの読出ビット線と、前記ダミーメモリセルから読出された情報に応じた電位が伝達されるダミー読出ビット線とを備え、前記複数のメモリセルおよび前記ダミーメモリセルの各セルは、情報を蓄積するためのキャパシタと、書込時に、対応する前記書込ビット線または前記ダミー情報供給手段から供給される情報を前記キャパシタに伝達するための第1のトランジスタと、前記キャパシタに蓄積された情報のレベルに応じた電位を供給するための第2のトランジスタと、読出時に、前記第2のトランジスタから供給される電位を対応する前記読出ビット線または前記ダミー読出ビット線に伝達するための第3のトランジスタとを含み、前記読出ビット線の電位と、前記ダミー読出ビット線の電位とを比較し、その比較結果に基づいて、前記複数のメモリセルから選択的に読出された情報のレベルを示す情報を出力する少なくとも1つの比較手段をさらに備えた、ダイナミックメモリ。