特許
J-GLOBAL ID:200903071219219636
半導体基板用プラズマ表面処理装置における下部電極盤の構造
発明者:
,
出願人/特許権者:
代理人 (1件):
石井 暁夫 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-035344
公開番号(公開出願番号):特開2001-230238
出願日: 2000年02月14日
公開日(公表日): 2001年08月24日
要約:
【要約】【課題】 下部電極盤3と上部電極盤4との間に発生したプラズマにより、前記下部電極盤3の上面3aに載せた半導体基板2の表面処理を行うに際して、その処理むらの発生を、確実に低減する。【解決手段】 前記下部電極盤3の上面3aのうち、これに載せた前記半導体基板2より外側の部分に、絶縁体層5,7を設ける。
請求項(抜粋):
チャンバーと、上面に被処理物である半導体基板を載せるように前記チャンバー内に配設した下部電極盤と、この下部電極盤に対向して前記チャンバー内に配設した上部電極盤又はマイクロ波放出手段とから成るプラズマ表面処理装置において、前記下部電極盤の上面のうちこれに載せた半導体基板より外側の部分に、絶縁体層を設けたことを特徴とする半導体基板用プラズマ表面処理装置における下部電極盤の構造。
IPC (4件):
H01L 21/3065
, C23C 16/511
, H01L 21/205
, H05H 1/46
FI (4件):
C23C 16/511
, H01L 21/205
, H05H 1/46 B
, H01L 21/302 B
Fターム (20件):
4K030CA04
, 4K030CA12
, 4K030FA03
, 4K030GA02
, 4K030KA14
, 4K030KA47
, 4K030LA15
, 5F004AA01
, 5F004BA06
, 5F004BA20
, 5F004BB23
, 5F004BB29
, 5F045AA08
, 5F045BB02
, 5F045EH04
, 5F045EH08
, 5F045EH11
, 5F045EH14
, 5F045EM02
, 5F045EM09
前のページに戻る