特許

J-GLOBAL ID：200903071220190170

PLL回路

発明者： 秦 俊夫 ,  備前 達生
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 岡田 和秀
公報種別：公開公報
出願番号（国際出願番号）：特願平5-263450
公開番号（公開出願番号）：特開平7-122999
出願日： 1993年10月21日
公開日（公表日）： 1995年05月12日
要約：

【要約】【目的】 隣接チャンネル部にスプリアスが発生しないようにしたPLL回路を提供することを目的とする。【構成】 電圧制御形発振器2の出力を分周する第1分周器4の出力および第2分周器5で分周された基準信号を、所定の逓倍比でそれぞれ逓倍する第1,第2逓倍器8,9を設け、両逓倍器8,9の出力の位相を位相比較器6で比較するように構成している。【効果】 隣接チャンネル部にスプリアスが発生することがなく、これによって、隣接チャンネルの漏洩電力比または選択度の悪化を防止できることになる。さらに、発生するスプリアスは、周波数が高いので、ループフィルタ7での通過帯域を維持しながら減衰量を確保するのが容易となる。

請求項（抜粋）：

電圧制御形発振器と、この電圧制御形発振器の出力を分周する分周器と、この分周器の出力と基準信号とを比較して位相差に対応した出力を、ループフィルタを介して前記電圧制御形発振器に与える位相比較器とを備えるPLL回路において、前記分周器の出力および前記基準信号を、所定の逓倍比でそれぞれ逓倍して前記位相比較器に与える第1,第2逓倍器を設けたことを特徴とするPLL回路。

IPC (2件)：

H03L 7/18 ,  H03L 7/08

FI (2件)：

H03L 7/18 Z ,  H03L 7/08 N

引用特許：

審査官引用 (3件)

• 特開平4-196620
  
• 特開平4-247717
  
• 特開平4-371024