特許

J-GLOBAL ID：200903071260588800

基板処理装置および基板処理方法

発明者： 高森 秀之
出願人/特許権者： 東京エレクトロン株式会社
代理人 (1件)： 高山 宏志
公報種別：公開公報
出願番号（国際出願番号）：特願平11-162564
公開番号（公開出願番号）：特開2000-353649
出願日： 1999年06月09日
公開日（公表日）： 2000年12月19日
要約：

【要約】【課題】 レジスト塗布および現像処理を含む一連の工程を効率良く行うことができ、装置の小型化を図ることができる基板処理装置および基板処理方法を提供すること。【解決手段】 基板Gに対してドライプロセスによりレジスト膜を形成するレジスト膜形成ユニット23と、基板上に形成されたレジスト膜を所定パターンに露光後、ドライプロセスにより現像する現像処理ユニット24と、これらレジスト膜形成ユニット23および現像処理ユニット24に対する基板Gの搬送を行う搬送機構32とを具備し、これらが一体的に構成されている。

請求項（抜粋）：

基板に対してドライプロセスによりレジスト膜を形成するレジスト膜形成ユニットと、基板上に形成されたレジスト膜を所定パターンに露光後、ドライプロセスにより現像する現像処理ユニットと、これらレジスト膜形成ユニットおよび現像処理ユニットに対する基板の搬送を行う搬送機構とを具備し、これらが一体的に構成されていることを特徴とする基板処理装置。

IPC (7件)：

H01L 21/027 ,  B65G 49/06 ,  G03F 7/36 ,  G03F 7/40 521 ,  G03F 7/42 ,  H01L 21/3065 ,  H01L 21/68

FI (7件)：

H01L 21/30 569 D ,  B65G 49/06 Z ,  G03F 7/36 ,  G03F 7/40 521 ,  G03F 7/42 ,  H01L 21/68 A ,  H01L 21/302 H

Fターム (24件)：

2H096CA11 ,  2H096GA36 ,  2H096HA23 ,  2H096JA03 ,  2H096JA04 ,  2H096LA06 ,  5F004BA04 ,  5F004BB13 ,  5F004BC05 ,  5F004BC06 ,  5F004BD01 ,  5F004BD04 ,  5F004DA26 ,  5F004DA27 ,  5F004DB26 ,  5F004EA04 ,  5F004FA08 ,  5F031CA05 ,  5F031MA24 ,  5F031MA27 ,  5F031MA29 ,  5F046JA01 ,  5F046LA11 ,  5F046LB01