特許

J-GLOBAL ID：200903071269571829

半導体集積回路

発明者： 北本 綾子
出願人/特許権者： 富士通株式会社
代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2000-214572
公開番号（公開出願番号）：特開2002-033451
出願日： 2000年07月14日
公開日（公表日）： 2002年01月31日
要約：

【要約】【課題】 本発明は、トランジスタを有し低電圧で動作する半導体集積回路に関し、レイアウト面積を増大することなく、スタンバイ期間にトランジスタの消費電流を低減し、動作期間にトランジスタの駆動能力を向上することを目的とする。【解決手段】 半導体集積回路のトランジスタには、第1電源電圧および第1電源電圧より低い第2電源電圧の少なくともいずれかが供給されている。トランジスタの動作期間に、基板電圧を変化させ、トランジスタの閾値電圧を下げることで、トランジスタの駆動能力が向上し、その動作速度が向上する。基板電圧が第1電源電圧と第2電源電圧との間の値に設定されるため、高電圧を生成する昇圧回路または負電圧を生成するポンピング回路等は、特に必要ない。この結果、レイアウト面積を低減できる。

請求項（抜粋）：

トランジスタを備え、前記トランジスタには、第1電源電圧および該第1電源電圧より低い第2電源電圧の少なくともいずれかが供給され、前記トランジスタの基板電圧は、該トランジスタの動作期間に、前記第1電源電圧と前記第2電源電圧との間の値に設定されることを特徴とする半導体集積回路。

IPC (8件)：

H01L 27/04 ,  H01L 21/822 ,  G11C 11/408 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/108 ,  H01L 21/8242 ,  H03K 19/00

FI (5件)：

H03K 19/00 A ,  H01L 27/04 F ,  G11C 11/34 354 G ,  H01L 27/08 321 D ,  H01L 27/10 681 F

Fターム (45件)：

5B024AA01 ,  5B024AA15 ,  5B024BA27 ,  5B024CA07 ,  5F038AC20 ,  5F038AV06 ,  5F038BG09 ,  5F038DF05 ,  5F038DF07 ,  5F038DF08 ,  5F038DF17 ,  5F038EZ20 ,  5F048AB01 ,  5F048AB08 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BB14 ,  5F048BE02 ,  5F048BE03 ,  5F048BE04 ,  5F048BE09 ,  5F083AD00 ,  5F083GA05 ,  5F083GA06 ,  5F083HA03 ,  5F083LA03 ,  5F083LA08 ,  5F083LA17 ,  5F083ZA08 ,  5J056AA03 ,  5J056BB02 ,  5J056BB17 ,  5J056BB49 ,  5J056BB57 ,  5J056CC00 ,  5J056CC02 ,  5J056CC04 ,  5J056DD13 ,  5J056DD29 ,  5J056DD51 ,  5J056EE12 ,  5J056FF06 ,  5J056FF08 ,  5J056KK02