特許
J-GLOBAL ID：200903071292241100
半導体メモリ装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-108554
公開番号（公開出願番号）：特開平8-306805
出願日： 1995年05月02日
公開日（公表日）： 1996年11月22日
要約：
【要約】【目的】 情報の書き換え回数を大幅に向上させた半導体メモリ装置およびその製造方法を提供する。【構成】 半導体基板5の上に成膜したトンネル酸化膜4の上に浮遊ゲート2と制御ゲート1をエッチングにより形成する工程と、半導体基板5の浮遊ゲート2の周囲にトンネル酸化膜4を残した状態で酸化を行い全表面に酸化膜6を形成する工程とを含むものである。従来のメモリセル形成工程で除去されていた良質なトンネル酸化膜4を半導体基板5の浮遊ゲート2の周囲であるゲートエッヂ部分に残すことにより界面順位が発生し難く、書き込み時に発生するホットエレクトロンや、消去時のトンネル電流の酸化膜中への捕獲電荷を低減することができる。
請求項（抜粋）：
半導体基板上に成膜したトンネル酸化膜の上に浮遊ゲートおよび制御ゲートを形成し、前記半導体基板の前記浮遊ゲートの周囲に前記トンネル酸化膜を残したこと特徴とする半導体メモリ装置。
IPC (3件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
