特許

J-GLOBAL ID：200903071294888292

半導体製造装置

発明者： 恒見 大樹
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-344916
公開番号（公開出願番号）：特開2001-168033
出願日： 1999年12月03日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 クリーニングガスのプラズマを発生させる副チャンバ内に堆積した反応生成物の主チャンバ内への流入を防止することができる半導体製造装置を提供すること。【解決手段】 主チャンバ1と副チャンバ2との間を連絡する導入通路3と真空排気通路4との間にバイパス通路18を設けるとともに、導入通路3とバイパス通路18との接続点に3ポート弁17を設け、主チャンバ1のクリーニング時は主チャンバ1と副チャンバ2とを連通させ、副チャンバ2の真空排気時は、3ポート弁17を切り換えてバイパス通路18を介して副チャンバ2を真空排気通路4に接続する。これにより副チャンバ2から主チャンバ1へのパーティクルの流入を防止することができる。

請求項（抜粋）：

半導体基板の表面に所定の処理を施す主チャンバと、この主チャンバ内の堆積物を除去するべくクリーニングガスのプラズマを発生させる副チャンバと、前記主チャンバと前記副チャンバとの間を連絡し前記プラズマ中のラジカルを前記主チャンバへ導入する導入通路と、前記主チャンバ内を圧力調整弁を介して真空排気手段に接続する真空排気通路とを備えた半導体製造装置において、前記導入通路と前記真空排気通路との間に前記主チャンバをバイパスするバイパス通路を設けるとともに、前記導入通路と前記バイパス通路との接続点に、前記副チャンバと前記主チャンバとの間を連通させる第1の状態と、前記副チャンバと真空排気通路とを前記バイパス通路を介して連通させる第2の状態とを選択的にとる流路切換手段を設け、前記主チャンバのクリーニング時は前記流路切換手段を前記第1の状態とし、前記副チャンバの真空排気時は前記流路切換手段を前記第2の状態とすることを特徴とする半導体製造装置。

IPC (2件)：

H01L 21/205 ,  C23C 16/44

FI (2件)：

H01L 21/205 ,  C23C 16/44 J

Fターム (15件)：

4K030CA04 ,  4K030DA06 ,  4K030EA01 ,  4K030EA11 ,  4K030FA01 ,  5F045AA03 ,  5F045AA08 ,  5F045BB15 ,  5F045DP03 ,  5F045EB06 ,  5F045EC07 ,  5F045EG02 ,  5F045EH03 ,  5F045EH18 ,  5F045EJ04