特許
J-GLOBAL ID：200903071295665483
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-234392
公開番号（公開出願番号）：特開平5-204837
出願日： 1992年09月02日
公開日（公表日）： 1993年08月13日
要約：
【要約】【目的】 中央処理装置とデータバス幅の異なった周辺装置を有し、データバスを駆動する装置の駆動部の電気的負担を分散し、周辺装置間のデータ転送で中央処理装置の中継を必要とせず、中央処理装置のデータ送受のマシンサイクル数の少ない情報処理装置を提供する。【構成】 32ビットデータバス8を4個の8ビットデータバス14〜17に分け、8ビットデータバス14〜17のいずれかに接続する複数の8ビット入出力の周辺装置19〜22と、32ビット入出力の中央処理装置4と、8ビットのレジスタ24〜27と、8ビットデータバス14〜17および中央処理装置4を接続する32ビットデータバス7と、中央処理装置4及び及び複数の周辺装置19〜22のうち任意の2つの装置間の転送路を形成するデータ経路切換手段18と、中央処理装置4からのデータ要求に応じて制御信号を発生させ転送にかかわる周辺装置19〜22およびデータ経路切換手段18に制御信号を送る転送制御手段28を有する。
請求項（抜粋）：
kは2以上の整数、mは自然数である第1の(k×m)ビットデータバスと、前記第1の(k×m)ビットデータバスを最上位から第1から第kまでのk個の第1群のmビットデータバスに分け、前記第1群のmビットデータバスのうち2つ以上のmビットデータバスにそれぞれ少なくとも1つ接続する複数のmビット入出力の周辺装置と、第2の(k×m)ビットデータバスと、前記第2の(k×m)ビットデータバスを最上位から第(k+1)から第(2k)までのk個の第2群のmビットデータバスに分け、前記第2の(k×m)ビットデータバスに接続される(k×m)ビット入出力の中央処理装置と、前記第1および前記第2の(k×m)ビットデータバスの間に介在して接続され、前記中央処理装置及び複数の周辺装置のうち任意の2つの装置間の転送路を形成するデータ経路切換手段と、前記中央処理装置からのデータ転送要求に応じて制御信号を発生させ転送にかかわる周辺装置および前記データ経路切換手段に制御信号を送る転送制御手段とを備えた情報処理装置。
引用特許：
前のページに戻る
