特許
J-GLOBAL ID：200903071304683520
半導体集積回路装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-240055
公開番号（公開出願番号）：特開平11-087263
出願日： 1997年09月04日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】 タングステン層を備えている配線層の高性能化および高信頼度化ができる半導体集積回路装置の製造方法を提供する。【解決手段】 導電性の多結晶シリコン膜(導電膜)5とタングステン層6とからなる積層構造の配線層を堆積する工程と、タングステン層6の上に、窒化シリコン膜(絶縁膜)7からなるハードマスクを形成する工程と、窒化シリコン膜7の上のレジスト膜をエッチング用マスクとして用いて、エッチング技術を使用して、タングステン層6をパターン化して、配線層のパターンとしてのタングステン層6のパターンを形成する工程と、レジスト膜を取り除いた後、窒化シリコン膜7からなるハードマスクをエッチング用マスクとして用いて、エッチング技術を使用して、多結晶シリコン膜5をパターン化して、配線層のパターンとしての多結晶シリコン膜5のパターンを形成する工程とを有するものである。
請求項（抜粋）：
基板の上に、導電膜とタングステン層とからなる積層構造の配線層を堆積する工程と、前記タングステン層の上に、ハードマスクとなる絶縁膜を堆積した後、前記絶縁膜の上に形成されたレジスト膜をエッチング用マスクとして用いて、前記絶縁膜をパターン化して、前記絶縁膜からなるハードマスクを形成する工程と、前記レジスト膜をエッチング用マスクとして用いて、エッチング技術を使用して、前記タングステン層をパターン化して、配線層のパターンとしての前記タングステン層のパターンを形成する工程と、前記レジスト膜を取り除いた後、前記絶縁膜からなる前記ハードマスクをエッチング用マスクとして用いて、前記エッチング技術を使用して、前記導電膜をパターン化して、配線層のパターンとしての前記導電膜のパターンを形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。
IPC (3件)：
H01L 21/28 301
, H01L 21/3205
, H01L 29/78
H01L 21/28 301 A
, H01L 21/88 R
, H01L 29/78 301 X
