特許
J-GLOBAL ID：200903071334722406
D/A変換装置
発明者：
出願人/特許権者：
代理人 (1件)：
松田 正道
公報種別：公開公報
出願番号（国際出願番号）：特願平9-318633
公開番号（公開出願番号）：特開平11-154871
出願日： 1997年11月19日
公開日（公表日）： 1999年06月08日
要約：
【要約】【課題】 PWMの様に高いクロックを必要とせず、またD/A変換回路に高い精度を必要としないD/A変換装置を実現すること。【構成】 入力端子101からの入力信号はディジタルフィルタ102で帯域制限かつオーバーサンプリングされ、ノイズシェーパ103で語長制限されデコーダ104に入力される。デコーダ104はノイズシェーパ103の出力を1ビットのデータ列に変換し、1ビットのD/A変換器列105を通じてアナログ信号に変換する。加算器106はこの出力を合成し、出力端子107から出力する。上記デコーダ104にノイズシェーパの特性を持たせることで1ビットD/A変換器列105で発生する誤差を除去できる効果が得られる。
請求項（抜粋）：
入力されたディジタル信号の不要な帯域を減衰させかつサンプリング周波数をm倍(m≧2)するディジタルフィルタと、前記ディジタルフィルタの出力信号の語長制限とノイズの周波数特性を所定の特性に変化させる第1のノイズシェーパと、前記第1のノイズシェーパの出力信号を1ビットの信号列に変換するデコーダと、前記デコーダの出力をアナログ信号に変換する1ビットD/A変換器列と、前記1ビットD/A変換器列の出力を加算する加算器とを備え、前記デコーダは、前記第1のノイズシェーパが出力するk通りの値を0から始まる連続した正の整数値に変換する第1の変換器と、前記第1の変換器の出力を入力とする第2のノイズシェーパを少なくとも(k-1)個とを備え、前記第1のノイズシェーパが出力するk通り(kは正の整数)の値を持つ信号に対して、少なくとも(k-1)個の1ビットの信号列を出力するものであり、前記第2のノイズシェーパは、前記第1の変換器の出力信号と帰還信号を加算する第1の加算器と、前記第1の加算器の出力を量子化する量子化器と、前記量子化器の出力に重み付けを与える係数器と、前記量子化器の入力から前記係数器の出力を減算する第2の加算器と、前記第2の加算器の出力を入力とする所定の伝達特性を有するフィルタと、前記量子化器の出力を1ビットの信号列に変換する第2の変換器とを有し、前記第1の加算器に入力される前記帰還信号は前記フィルタの出力であり、前記フィルタは、0から始まる少なくとも(k-1)個の独立しかつ連続した正の整数値を初期値に持ち、前記量子化器は、少なくとも(k-1)個ある前記第2の加算器の出力が0から始まる少なくとも(k-1)個の独立しかつ連続した値で、かつ出力の総和が所定の値で一定になるように前記第1の加算器の出力を量子化することを特徴とするD/A変換装置。
IPC (2件)：
FI (2件)：
前のページに戻る
