特許
J-GLOBAL ID：200903071342357067
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-241047
公開番号（公開出願番号）：特開平5-081888
出願日： 1991年09月20日
公開日（公表日）： 1993年04月02日
要約：
【要約】【目的】半導体集積回路、例えば、EPROMに関し、電源ノイズに対する耐性を高くすると共に、電源ノイズの発生を低減することにより、電源ノイズによる誤動作を防止する。【構成】ATD回路87と、データラッチ回路86により、電源ノイズに対する耐性を高くし、ノイズフィルタ105と、ATD回路106と、出力プリセット回路107により、Vssノイズの発生を抑制する。
請求項（抜粋）：
入力信号の正規な変化を検出する第1の入力変化検出手段と、該第1の入力変化検出手段が出力する第1の入力変化検出信号に応じて、正規の出力信号が出力される前の出力信号を制御する出力信号制御手段と、前記入力信号の変化を検出する第2の入力変化検出手段と、該第2の入力変化検出手段が出力する第2の入力変化検出信号に応じて、出力部以前の内部動作を制御する内部動作制御手段とを含んで構成されていることを特徴とする半導体集積回路。
IPC (2件)：
FI (2件)：
G11C 17/00 309 F
, G11C 11/34 341 A
