半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-013454
公開番号（公開出願番号）：特開平6-232375
出願日： 1993年01月29日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】 TFTを用いて構成された半導体記憶装置であって、メモリセルのサイズを縮小でき、したがって、全体のチップサイズを縮小できる半導体記憶装置を提供する。【構成】図1(a)に示すように、半導体基板表面に、横方向に延びる複数のストライプ状の拡散層SLを設ける。第1の絶縁膜を介して、縦方向に延びる複数のストライプ状のTFTボディTBを設ける。TFTボディTBのうち拡散層SLと交差する箇所に、ソースSとドレインDをそれぞれ1つ置きに交互に形成する。ドレインD上に島状にコンタクトパッドCPを設ける。同図(b)に示すように、TFTボディTBに沿ってストライプ状にビットラインBLを設ける。ビットラインBLは、第3のコンタクトホールC2を通して、縦方向に並ぶ各コンタクトパッドCPにつながる。

請求項（抜粋）：

半導体基板表面に形成され、第1の方向に延びる複数のストライプ状の拡散層と、第1の絶縁膜を介して上記基板表面に設けられ、上記第1の方向に垂直な第2の方向に延びる複数のストライプ状のTFTボディと、上記TFTボディのうち上記拡散層と交差する箇所に1つ置きに形成され、上記第1の絶縁膜に設けられた第1のコンタクトホールを通して上記拡散層につながるソースと、上記TFTボディのうち上記拡散層と交差する箇所に上記ソースと交互に形成され、上記第1の絶縁膜によって上記拡散層と絶縁されたドレインと、上記TFTボディのうち第2の方向に隣り合う上記ソースとドレインとの間のチャネル領域上に、第2の絶縁膜を介して設けられた島状のフローティングゲートと、隣り合う上記拡散層の間の領域上に上記拡散層に沿ってストライプ状に設けられ、第3の絶縁膜を介して、上記第1の方向に並ぶ上記各フローティングゲートを覆うコントロールゲートと、第4の絶縁膜を介して上記各ドレイン上に島状に設けられ、上記第4の絶縁膜に設けられた第2のコンタクトホールを通して上記ドレインにつながるコンタクトパッドと、上記TFTボディ,コントロールゲートおよびコンタクトパッドの上に、第5の絶縁膜を介して上記TFTボディに沿ってストライプ状に設けられ、上記第5の絶縁膜に設けられた第3のコンタクトホールを通して、上記第2の方向に並ぶ上記各コンタクトパッドにつながるビットラインを備えたことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 27/115 , H01L 29/784 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 434 , H01L 29/78 311 C , H01L 29/78 371

前のページに戻る