特許

J-GLOBAL ID：200903071377514203

半導体装置の製造方法

発明者： 田中 稔彦 ,  堀田 尚二 ,  服部 孝司 ,  横山 義之 ,  木村 香織
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-327117
公開番号（公開出願番号）：特開2003-133313
出願日： 2001年10月25日
公開日（公表日）： 2003年05月09日
要約：

【要約】【課題】 従来のダマシンあるいはデュアルダマシン法で銅配線を作る場合銅汚染を防止するためにウエハ外周部付近のチップ露光を行えず、ウエハあたりのチップ取得率が低い。【解決手段】 配線溝パターンを形成する際のレジストとしてネガレジストを用い、現像前にウエハ外周部を露光する。また配線孔パターンを形成する際のレジストとしてポジレジストを用い、パターン露光後の現像後にウエハ外周部を選択的に熱処理しウエハ外周部の配線孔を潰す。

請求項（抜粋）：

銅配線を有する半導体装置の製造方法において、ウエハ上に形成された絶縁膜上にネガレジストを形成する工程と、該ネガレジストに感光する光を該ウエハの外周部に照射する工程と、配線パターンを露光する工程と、前記ネガレジストを現像する工程と、該レジストパターンをマスクに前記絶縁膜をエッチングし配線溝を形成する工程と、前記レジストを除去する工程と、銅を形成された配線溝に埋め込む工程と、埋め込まれた前記銅の化学機械研磨を行う工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/3205 ,  H01L 21/28 ,  H01L 21/304 621

FI (4件)：

H01L 21/28 H ,  H01L 21/304 621 D ,  H01L 21/88 K ,  H01L 21/88 M

Fターム (35件)：

4M104BB04 ,  4M104CC01 ,  4M104DD07 ,  4M104DD15 ,  4M104DD16 ,  4M104DD17 ,  4M104DD19 ,  4M104DD20 ,  4M104DD75 ,  4M104DD99 ,  4M104FF40 ,  4M104HH20 ,  5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ72 ,  5F033QQ75 ,  5F033QQ83 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033RR21 ,  5F033SS21 ,  5F033XX00 ,  5F033XX03