特許
J-GLOBAL ID:200903071378402310
着順判定・時間計測装置
発明者:
出願人/特許権者:
代理人 (1件):
八幡 義博
公報種別:公開公報
出願番号(国際出願番号):特願平5-076289
公開番号(公開出願番号):特開平6-269007
出願日: 1993年03月10日
公開日(公表日): 1994年09月22日
要約:
【要約】 (修正有)【目的】 電子的な信号処理により競走体の着順判定・時間計測を行う装置を提供する。【構成】 高速で垂直走査をしながら水平走査をするテレビカメラ1の画像データを1フレーム分ずつ記憶する記憶領域5-nを多数設け、アドレスカウンタ4により記憶領域のアドレスを指定しつつ、上位カウンタ6と共働してスタート時点からのフレーム数を計数し、読み出したときの画像がスタート時点から何フレーム目の画像データであるかを把握し、垂直カウンタ11によりスタート時点から次のフレームまでの1フレーム未満の時間相当のクロックを計数し、また着目した競走体がゴールに達したときの画像でゴールの位置にカーソルを合わせ当該フレームのフレームトップからゴールに達した時点までの時間に相当するクロックをカーソル表示カウンタ16で計測し、各カウンタの計数値を時間演算回路7へ入力しスタート時点から競走体がゴールに達するまでの時間を算出する。
請求項(抜粋):
画像領域の左右一方の端から垂直走査を繰り返しながら他方の端まで水平走査を行うことにより1フレームの画面を形成するテレビカメラと; テレビカメラのアナログ画像信号をディジタル信号に変換するA/D変換器と; 1フレーム分の画像データを記憶できる容量の記憶領域を所定の数(N)だけ有し、各記憶領域毎にアドレスが付与されており、A/D変換器からの画像データとアドレス指定信号を受けて画像データのフレーム毎に指定されたアドレスの記憶領域へ順次記憶して行くメモリと; スタート信号を受けて、A/D変換器の出力する画像データの1フレーム毎にメモリへの書き込みのためのアドレスを順次指定して行き最終アドレスまで行ったならば最初のアドレスへ戻り再び前回同様順次指定するアドレス信号を出力し、終了信号を受けてアドレス信号の出力を停止し、読み出し指令信号を受けて指定された記憶領域のアドレスまで逆順指定するアドレスカウンタと; 前記アドレスカウンタが最終アドレスに達した回数を計数する上位カウンタと; スタート時点からその時の画像フレームの次のフレームの走査開始時点までの時間に対応するクロックを計数する垂直カウンタと; 表示画像の水平方向における任意の位置を指示するカーソル信号を発生するカーソル発生回路と; 前記カーソルの位置を任意に移動させるカーソル操作手段と; 該カーソル操作手段と連動してカーソルの水平位置を計数するカーソル表示カウンタと; 前記アドレスカウンタと前記上位カウンタと前記垂直カウンタと前記カーソル表示カウンタの各カウンタからの計数値を受けてスタート時点からカーソルの指示する垂直走査までの経過時間を算出する時間演算回路と; 前記経過時間の表示数字を発生する表示数字発生回路と; メモリからのディジタル画像データをアナログ信号に変換するD/A変換器と; 該D/A変換器からの画像データとカーソル発生回路からのカーソル信号と表示数字発生回路からの表示数字信号を受けて表示画面上にテレビカメラによる撮影画像とカーソルと時間表示数字を表示するテレビモニタと; を具備することを特徴とする着順判定・時間計測装置。
IPC (3件):
H04N 7/18
, G04F 10/00
, G07C 1/22
引用特許:
前のページに戻る