特許

J-GLOBAL ID：200903071386983380

ストアマージ制御方式

発明者： 栗林 暢彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 竹内 進 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-001140
公開番号（公開出願番号）：特開平5-181742
出願日： 1992年01月08日
公開日（公表日）： 1993年07月23日
要約：

【要約】 (修正有)【目的】主記憶装置の同一アドレスに対するストアアクセスが2つ連続した場合、2つのデータを1つにまとめて主記憶装置に書きこむストアマージに関し、ストアマージの期間とケースを増してアクセス性能を向上する。【構成】(先行フルストアアクセス)+(後続パーシャルストア)以外のストアアクセスの連続関係、及び先行ストアアクセスのアドレスを有効として後続アクセスのアドレスと比較させる先行アドレス有効信号の3条件が成立した時にストアマージの動作を起動する。バイトマークの場合は、先行アクセスのバイトマークをレジスタに保持し、後続のバイトマークとの論理和を取って再度保持する。データのマージは、インキューカウンタをカウントした後にデータキューに書きこみ、ストア起動時にインキュカウンタをカウントせずにバイトマークの有効ビットで指定させてバイトデータを書きこむ。

請求項（抜粋）：

主記憶装置10、主記憶制御装置12および複数の処理装置14を備えた情報処理装置に於いて、前記主記憶制御装置12に、先行するストアアクセスのアクセスアドレスを保持し、後続するストアアクセスのアクセスアドレスと比較してアドレス一致を検出するアドレス一致検出部1と、ストアアクセスが主記憶アクセスアドレスの全てのデータを書き換えるフルストアか主記憶アクセスアドレスの一部分を書き換えるパーシャルアクセスか判定し、先行するストアアクセスと後続するストアアクセスの間に、?@先行ストアアクセスがフルストアで後続ストアアクセスもフルストアとなる第1条件、?A先行ストアアクセスがパーシャルストアで後続ストアアクセスもパーシャルストアとなる第2条件、?B先行ストアアクセスがパーシャルストアで後続ストアアクセスがフルストアとなる第3条件、及び?C主記憶装置10のストアアクセス単位とECC単位が同一で、且つ先行ストアアクセスがフルストアで後続ストアアクセスがパーシャルストアとなる第4条件、?D主記憶装置10のストアアクセス単位に対しECC単位が小さく、且つ先行ストアアクセスが前記ストアアクセス単位に一致するフルストアで後続ストアアクセスが前記ECC単位以外のパーシャルストアとなる第5条件、のいずれかが成立した場合には、ストアマージを行うストアアクセスの連続関係が得られたものと判定するストアアクセス判定部2と、前記アドレス一致検出部1に保持された先行するストアアクセスのアクセスアドレスを有効として後続するストアアクセスのアドレスと比較させる先行アドレス有効信号を出力する有効信号制御部3と、後続するストアアクセスを受けた際に前記アクセスアドレスの一致、フルストアとパーシャルストアの所定の連続関係及び先行アドレス有効信号の3条件が成立した時にストアマージの動作を起動するストアマージ起動部4と、ストアマージ起動を受けて先行するストアアクセス及び後続するストアアクセスの各ストアデータの有効バイトを示すバイトマークをマージするバイトマークマージ部5と、ストアマージ起動を受けて先行するストアアクセス及び後続するストアアクセスの各ストアデータをマージするストアデータマージ部6と、先行するストアアクセスのプリオリティがプライオリティ回路部26で取られた後の所定タイミングでマージされたバイトマーク及びストアデータを主記憶装置10に書き込むアクセス実行部9と、を備えたことを特徴とするストアマージ制御方式。

IPC (2件)：

G06F 12/04 520 ,  G06F 9/38 350

引用特許：

審査官引用 (3件)

• 特開平1-147540
  
• 特開平2-043536
  
• 特開平1-231045