特許
J-GLOBAL ID：200903071387469028
IC試験装置における試験プログラムの模擬実行方式
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-237966
公開番号（公開出願番号）：特開平8-101256
出願日： 1994年09月30日
公開日（公表日）： 1996年04月16日
要約：
【要約】【目的】 IC試験装置において、1つの試験プログラムを実行してICの試験を実施している状態であっても、他の試験プログラムを模擬実行することができるようにする。【構成】 試験プログラム208を実行しているときに試験部104への指令が出現したことを検出するために、中央制御装置201から試験部104へ伝送される指令を阻止するモードをインターフェイス203に加える。試験プログラム208を模擬実行する場合、事前にインターフェイス203のモードを中央制御装置201から試験部104への指令を阻止するモードに設定しておけば、試験部104への指令が発生し、それが阻止されたことを割込み発生として検出することができ、この割込み発生で起動される試験部模擬実行手段211によって、試験部104の模擬実行が行われる。
請求項（抜粋）：
中央制御装置と、前記中央制御装置から出力された指令信号によって動作する試験部と、前記中央制御装置と前記試験部とを接続するインターフェイスと、前記中央制御装置に内蔵され前記試験部への指令信号の出力手順を記述した第1の試験プログラムとからなるIC試験装置において、前記インターフェイスは、前記試験部への指令を伝送または阻止するモードを切り替える切替手段を有し、前記中央制御装置は、第2の試験プログラムを内蔵し、前記第1の試験プログラムの実行と前記第2の試験プログラムの実行とを切り替えながら実行する並列実行手段と、前記並列実行手段による切り替えの度に前記インターフェイスにおける前記モードの切り替えを指示する切替制御手段と、前記インターフェイスによって前記試験部への指令が阻止されたことを割込み信号として検出する検出手段と、該検出手段によって前記試験部への指令が阻止されたことを検出したときに割込み処理として起動され前記試験部の動作を疑似的に行って前記試験部の代替えとして動作する試験部模擬実行手段とを具備することを特徴とするIC試験装置における試験プログラムの模擬実行方式。
IPC (3件)：
G01R 31/28
, G01R 31/26
, H01L 21/66
