特許

J-GLOBAL ID：200903071412643658

半導体チップの実装方法および装置

発明者： 船木 月夫
出願人/特許権者： 株式会社日立製作所 ,  日立北海セミコンダクタ株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-072013
公開番号（公開出願番号）：特開平11-274227
出願日： 1998年03月20日
公開日（公表日）： 1999年10月08日
要約：

【要約】【課題】 異方性導電膜を用いたフリップチップ実装において半導体チップと実装基板との電気的な接続不良を防止し、かつ生産効率を向上させる。【解決手段】 実装基板3上に異方性導電膜7を介して載置された4つの半導体チップ1を1つの半導体チップ1毎に加熱・加圧し、かつ半導体チップ1と同じ大きさの平坦な加圧面5aを備えた加熱ブロック5と、実装基板3を支持し、かつ実装基板3の熱圧着される1つの半導体チップ1のチップ搭載箇所3dを基板裏面3cから加熱可能な加熱支持ブロック4と、半導体チップ1の背面1bにエア8を吹き付けて熱圧着を行っていない他の半導体チップ1を冷却するノズル10と、前記他の半導体チップ1の実装基板3におけるチップ搭載箇所3dを基板裏面3c側から冷却する冷却ブロック11とを有し、実装基板3上で1つの半導体チップ1毎に4つの半導体チップ1を別々に熱圧着する。

請求項（抜粋）：

フリップチップ実装を行う半導体チップの実装方法であって、主面に形成された表面電極に導電性部材が設けられた複数の半導体チップを準備する工程と、前記複数の半導体チップを搭載する実装基板を準備する工程と、前記実装基板の基板端子上に異方性導電膜を配置する工程と、前記異方性導電膜上に前記複数の半導体チップを配置した後、前記半導体チップに設けられた前記導電性部材を前記異方性導電膜に接触させる工程と、前記実装基板上で1つの前記半導体チップ毎に前記複数の半導体チップを熱圧着することにより、前記異方性導電膜を介して前記複数の半導体チップを前記実装基板にフリップチップ実装する工程とを有することを特徴とする半導体チップの実装方法。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/60

FI (2件)：

H01L 21/60 311 Q ,  H01L 21/60 311 T