特許
J-GLOBAL ID：200903071416047960
フリップフロップ回路
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-076987
公開番号（公開出願番号）：特開2000-278095
出願日： 1999年03月23日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 素子数を抑えて回路面積の増大を抑えながら、タイミング調整が比較的簡単な回路で、クロック信号の周波数を低減して消費電力削減を図る。【解決手段】 ラッチ回路1は、クロック信号CLKがH状態の時に入力信号FDを取り込む。ラッチ回路2は、クロック信号CLKがL状態の時に入力信号FDを取り込む。マルチプレクサ3は、クロック信号CLKがL状態の場合にはラッチ回路1の出力信号Qを、あるいは、クロック信号CLKがH状態の場合にはラッチ回路2の出力信号Qを選択し、出力する。クロック信号の立ち上がり及び立ち下がりの両方において入力信号を取り込める。従って、クロック信号の周波数を半減できる。該周波数低減によって消費電力削減を図ることができる。
請求項（抜粋）：
クロック信号に同期して入力信号を取り込み、保持するフリップフロップ回路において、クロック信号がH状態の時に前記入力信号を取り込む第1ラッチ回路と、クロック信号がL状態の時に前記入力信号を取り込む第2ラッチ回路と、クロック信号がL状態の場合には前記第1ラッチ回路の出力を、あるいは、クロック信号がH状態の場合には前記第2ラッチ回路の出力を選択し、選択されたものを出力するマルチプレクサとを備えるようにしたことを特徴とするフリップフロップ回路。
IPC (2件)：
FI (2件)：
H03K 3/02 E
, H03K 3/037 Z
5J043AA03
, 5J043AA05
, 5J043JJ04
, 5J043KK03
